hdl

决策语句允许程序块的执行流程

SystemVerilog case语句与C switch语句类似，但有重要区别。SystemVerilog不能使用break语句（C使用break从s...

2022-10-27 标签：硬件HDL编码 897 0

FPGA设计的经验技巧

当然，任何编程语言的学习都不是一朝一夕的事，经验技巧的积累都是在点滴中完成，FPGA设计也无例外。下面就以我的切身体会，谈谈FPGA设计的经验技巧。

2022-10-25 标签：FPGA设计HDL编程语言 974 0

HDL开发的10大规则是什么

编写良好的、可移植的、可重用的 HDL 代码，使设计能够以所需的频率实现，这绝对是一个挑战。

2022-09-29 标签：fpgaHDL状态机 939 0

如何用ISE工具提高效率

Situation: 在对FPGA 设计进行最初步的系统规划的时候，需要进行模块划分，模块接口定义等工作。

2022-09-23 标签：FPGA设计接口HDL 1593 0

FPGA入门-查找表结构和乘积项结构

Spartan-II主要包括CLBs，I/O块，RAM块和可编程连线（未表示出）。在spartan-II中，一个CLB包括2个Slices,每个slic...

2022-09-21 标签：fpgaPLDHDL 1597 0

关于HDLBits的Verilog实现

从这一题开始我们将进行过程块的学习，也就是时序和组合逻辑的一些知识，下面简单介绍一下这方面知识：

2022-09-16 标签：fpga硬件Verilog 1676 0

利用同步fifo实现对输入序列的检测

今天继续为大家解析联发科技数字IC设计岗的笔试题。

2022-09-14 标签：fifoVerilogHDL 1116 0

Verilog HDL指定用户定义原语UDP的能力

在前一章中，我们介绍了Verilog HDL提供的内置基本门。本章讲述Verilog HDL指定用户定义原语U D P的能力。

2022-08-08 标签：VerilogHDLUDP 972 0

深入理解FPGA Verilog HDL语法(一)

今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第一天，下面咱们废话就不多说了，一起来看看吧。

2022-07-18 标签：fpgaVerilogHDL 3057 1

如何在FPGA上实现HDL代码完成MATLAB转换

如果您正在使用 MATLAB 建模数字信号处理(DSP)或者视频和图像处理算法，并且最终将其用于 FPGA 或 ASIC，本文可能将为你带来帮助。 从 ...

2020-11-08 标签：fpgamatlabasic 5181 0

常用的hdl语言有哪两种

Verilog HDL和VHDL是目前两种最常用的硬件描述语言，同时也都是IEEE标准化的HDL语言。

2020-08-25 标签：HDLvhdlVerilog HDL 9234 0

TOPIC公司创建基于赛灵思的开发板加速嵌入式开发

如果需要的话，客户可以添加他们自己的滤波器到这个参考设计，按照Dyplo的设计流程，转换成HDL代码。

2019-07-25 标签：半导体HDL开发板 2990 0

如何进行FPGA设计开发FPGA设计的经验技巧说明

大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到...

2018-12-15 标签：FPGAEDAHDL 4175 0

IC设计流程之全定制和半定制

一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证。

2018-11-24 标签：ichdl 1.2万 0