ic设计

云IC验证如何将DRC运行时间缩短65%

对计算资源的增加需求实际上与本地服务器的资本支出或安装它们所需的时间不一致。面对成本压力、不断缩小的市场窗口和市场需求（更好的性能和更多的功能），本地存...

2023-05-29 标签：IC设计服务器DRC 1030 0

Verdi环境配置、生成波形的方法

Verdi是一个功能强大的debug工具，可以配合不同的仿真软件进行debug，很多企业常用的就是VCS+Verdi或或者Xcelium(xrun)+V...

2023-05-29 标签：IC设计EDA工具VCS 3422 0

为什么需要复位电路？

在IC设计中，把复位和时钟电路称为最重要的两个电路一点也不为过。前者复位电路把IC设计的电路 引导到一个已知的状态 ，后者时钟电路给IC设计的 电路提供...

2023-05-25 标签：IC设计元件复位电路 1575 0

光子集成电路的建模改进

首先，一些背景：与IC设计中使用的典型电信号相比，光子信号相当复杂。光子信号可以以幅度、相位、偏振和空间模式传输信息。此外，使用多个波长的光将许多信号多...

2023-05-24 标签：半导体滤波器IC设计 780 0

介绍三种芯片级ESD事件

ESD按照发生阶段主要分为两类：1.发生在芯片上PCB板前的过程中（生产 、封装、运输、销售、上板）这类ESD事件完全需要由芯片自己承受。

2023-05-16 标签：ESDPCB板IC设计 1.5万 0

IC设计流程相关名词梳理（含各流程EDA工具梳理）

对设计的功能进行仿真验证，需要激励驱动，是动态仿真。仿真验证工具Mentor公司的 Modelsim， Synopsys的VCS，还有Cadence的N...

2023-05-09 标签：asicIC设计测试芯片 914 0

谈谈CAN总线对线束设计的要求及内在机理

CAN协议是串行协议，能够有效地支持具有高安全等级的分布实时系统。CAN多年来作为车身控制的主干网已经形成了从IC设计到软件开发和测试验证的完整产业链。

2023-05-08 标签：CAN总线IC设计CAN 447 0

数字IC设计中的几个方面

建立时间(tsu)：在时钟的有效边沿到达之前，触发器的数据输入应该保持稳定值的最小时间被称为建立时间。

2023-05-08 标签：振荡器asicIC设计 1347 0

在Vivado中实现ECO功能

关于 Tcl 在 Vivado中的应用文章从 Tcl 的基本语法和在 Vivado 中的 应用展开，继上篇《用 Tcl 定制 Vivado 设计实现流程...

2023-05-05 标签：fpgaIC设计Xilinx 2539 0

Verdi使用技巧(三)

前一段时间IC君比较忙，没有更新文章，最近稍微闲下来点，继续更新Verdi相关的文章。

2023-04-25 标签：IC设计浏览器源代码 4488 0

Verdi使用技巧(一)

如果问广大的ICer一个问题，大家在日常仿真中用的最频繁的工具是什么?

2023-04-25 标签：IC设计soc仿真 1813 0

硬件设计案例分析之原理图设计规范（二）

在原理图中，对于多个单元运放IC和逻辑电路IC一般要按照电路功能将每个单元分开放置，便于对电路的理解和视图，也符合电路功能单元集中布局的规则。

2023-04-23 标签：逻辑电路IC设计PCB布线 1985 0

芯片封装基本流程及失效分析处理方法简析

芯片封装的目的在于对芯片进行保护与支撑作用、形成良好的散热与隔绝层、保证芯片的可靠性，使其在应用过程中高效稳定地发挥功效。

2023-04-23 标签：IC设计TAB芯片封装 1448 0