电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>通信网络>通信设计应用>设计一个低抖动时钟的高速数据转换器-Design a Low

设计一个低抖动时钟的高速数据转换器-Design a Low

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

ADI推出完全可编程的抖动衰减双路时钟转换器IC--AD9559

ADI最近推出一款完全可编程的抖动衰减双路时钟转换器IC(集成电路)AD9559
2012-08-03 09:30:221039

16位Σ-Δ A/D转换器AD7705与微控制的接口设计

8位寄存,用于设置工作模式、校准方式、增益等等。第3时钟寄存器,它也是可读/写的8位寄存,用于设置有关AD7705运行频率参数和A/D转换输出更新速率。第4数据寄存,它是16位
2012-08-23 19:56:41

24位A/D转换器CS5381怎么用在高速高精度数据采集系统里面?

24位A/D转换器CS5381怎么用在高速高精度数据采集系统里面?
2021-04-14 07:04:13

32通道16位D/A转换器MAX5631怎么样?

MAX5631是美国MAXIM公司生产的种32通道高速度采样保持D/A转换器。它这个32通道16位D/A转换器MAX5631怎么样?
2021-04-14 06:49:11

A/D转换器的分类及简介

是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时/计数获得数字值。优点是具有高分辨率,缺点是由于转换精度依赖于积分时间,因此转换速率。逐次比较型(如TLC0831)  逐次比较型A/D由比较和DA转换器通过逐次比较逻辑构成,从MSB开始,顺序地对每位将输入电压与内置D
2021-12-10 08:15:10

A/D转换器的工作原理是什么?

将模拟信号转换成数字信号的电路,称为模数转换器(简称a/d转换器或adc,analog to digital converter),A/D转换的作用是将时间连续、幅值也连续的模拟量转换为时间离散、幅值也离散的数字信号,因此,A/D转换般要经过取样、保持、量化及编码4过程。
2019-10-22 09:01:02

抖动时钟源的参考设计,不看肯定后悔

本文为高速数据转换器提供了抖动时钟源的参考设计,目标是在时钟频率高达2GHz时,边沿间抖动《 100fs。对于1GHz模拟输出频率,所产生的抖动信噪比SNR为:-20 × log(2 × π × f × tj) = -64dB。
2021-04-15 06:28:19

双14位高速 D/A转换器ISL5927

ISL5927是双14位,260+MSPS(兆采样每秒),CMOS,高速,低功耗,D/A(数字到模拟)转换器,专门设计用于高性能通信系统,如base使用2.5G或3G蜂窝协议的收发站。特征功率。233兆瓦,130毫秒每秒输出20毫安可调满标度输出电流。2mA至20mA保证增益匹配
2020-10-10 17:27:58

种基于A/D和DSP的高速数据采集技术

设计通过两“与”门分别对A/D转换器和FIFO的写时钟进行控制,因为AD6644从模拟输入开始到该次转换数据出现在输出口上需要4时钟周期,并且在高速度采样时导线的延时效果会非常明显,若把A/D转换器
2012-12-25 15:45:49

抖动高精度时钟发生器MAX3625B相关资料分享

概述:MAX3625B是MAXIM公司生产的款提供三路输出的抖动,高精度时钟发生器。该MAX3625B是为网络应用而优化的抖动,高精度时钟发生器。该器件集成晶体振荡和锁相环(PLL)时钟
2021-05-18 07:39:05

时钟抖动会对高速ADC的性能有什么影响?

高速信号进行高分辨率的数字化处理需审慎选择时钟,才不至于使其影响模数转换器(ADC)的性能。那么时钟抖动会对高速ADC的性能有什么影响呢?
2021-04-08 06:00:04

时钟抖动高速链路性能的影响

了各种委员会和标准机构,根据其开发标准的目标(数据吞吐量和通信距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。 图1通信链路—抖动组件图1 显示了集成有嵌入式时钟的典型高速通信链路
2018-09-19 14:23:47

时钟抖动高速链路性能的影响

数据吞吐量和通信距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。图 1 通信链路—抖动组件 图 1 显示了集成有嵌入式时钟的典型高速通信链路。每个子系统(时钟、发送、通道和接收机
2022-11-23 06:59:24

时钟发生器性能对数据转换器的影响

时钟发生器、相位噪声和抖动数据转换器(ADC和DAC)的动态范围和线性度的影响。文中将就时钟抖动转换器SNR的影响进行理论分析,同时介绍运用ADI高性能时钟发生器得到的仿真结果。ADI开发了独特
2018-10-18 11:29:03

时钟发生器的相位噪声和抖动性能为什么会影响到数据转换器

系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,数据转换器动态范围和线性度性能可能受到严重的影响。
2019-07-30 07:57:42

高速数据转换器与基带处理连接的宽带接收系统设计

描述此参考设计面向目前使用 FPGA 或 ASIC 将高速数据转换器连接到基带处理的宽带接收系统开发人员,他们需要缩短产品上市时间,同时增强性能并大大降低成本、功率和尺寸。此参考设计包括首个广泛
2018-09-20 09:07:06

高速数据转换器的优势

无论是设计测试和测量设备还是汽车激光雷达模拟前端(AFE),使用现代高速数据转换器的硬件设计人员都面临高频输入、输出、时钟速率和数字接口的严峻挑战。问题可能包括与您的现场可编程门阵列(FPGA)相连
2022-11-07 07:53:41

高速转换器时钟分配器件的端接

使用 时钟分配器件1 或者扇出缓冲为ADC 和DAC 提供时钟时,需要考虑印刷电路板上的走线和输出端接,这是信号衰减的两主要时钟走线与信号摆幅PCB 上的走线类似于低通滤波,当时钟信号沿着走线
2018-10-17 15:12:30

高速转换器如何简化RF信号链?

HighSpeedMkt,ADI高速转换器业务部门工程师在之前的博客中,我突出介绍了高速转换器创新改变我们世界的三种方式——高速转换器的创新从三方面改变世界高速转换器在其他方面也发挥着作用。随着
2018-10-31 10:59:20

高速转换器应用指南及需要注意的事项

设计人员有各种模数转换器(ADC)可以选择,数字数据输出类型是选择过程中需要考虑的项重要参数。目前,高速转换器三种最常用的数字输出是互补金属氧化物半导体(CMOS)、低压差分信号(LVDS)和电流
2020-12-01 06:00:00

高速转换器的创新从三方面改变世界

HighSpeedMkt,ADI高速转换器业务部门工程师新高速转换器采用深亚微米CMOS技术和专有架构,有望实现业界领先的高动态范围关键参数性能。这将从以下三方面推动下一个千兆赫兹带宽、软件
2018-10-11 11:27:43

高速转换器的种类及特定应用的具体特点

设计人员有各种模数转换器(ADC)可以选择,数字数据输出类型是选择过程中需要考虑的项重要参数。目前,高速转换器三种最常用的数字输出是互补金属氧化物半导体(CMOS)、低压差分信号(LVDS)和电流
2020-11-17 08:30:00

高速模数转换器转换误差率分析

高速模数转换器转换误差率解密
2021-04-06 06:15:12

高速模数转换器转换误码率分析

高速模数转换器转换误码率解密
2020-12-22 07:34:03

AD9125-M5372-EBZ,用于AD9125双通道,16位,抖动正弦波或方波时钟可作为信号源使用

AD9125-M5372-EBZ,用于AD9125双通道,16位,1 GSPS,TxDAC +数模转换器的评估板。要运行评估板,用户必须使用电源,时钟源,数字数据源,并能够在频谱分析仪或示波器上观察DAC输出。抖动正弦波或方波时钟可作为信号源使用。评估板带有软件,允许用户对SPI端口进行编程
2019-09-16 10:45:16

AD转换器中的时钟有什么作用?

AD转换器中的时钟有什么作用呢?在网上找了很多答案,说了大堆都没有说到点子上,就是说单纯这个时钟的作用是什么呢?我在原理图中使用过AD7988,上面写着在SCLK的上升沿捕捉数据,在下降沿读取数据。但是说,就单纯的讲这个时钟有什么作用呢?麻烦路过的各位大佬帮忙解答下,谢谢!!!
2019-10-17 17:16:14

ADS7807低功耗16位采样模数转换器数据手册

采样模数转换器。它包含完整的16位,电容为基础,逐次逼近寄存(SAR)A/D转换器与采样和保持,时钟,参考,和微处理接口与并行和串行输出驱动。  ADS7807可以在25微秒的时间内获取16
2020-07-20 16:58:14

GSPS ADC的最理想时钟高速数字转换器应用平台

Xilinx Virtex 4 和高性能时钟合成器 LMX2531 来满足 9 位 ENOB 高速数字转换器的系统要求。主要特色2 GSPS 模数转换通道大于 9 位 ENOB 超宽输入频率范围面向测试和测量系统的低成本双通道高速数字转换器原型
2018-12-17 16:16:17

LTC2208IUP#PBF标准高速模数转换器

`LTC2208IUP#PBF标准高速模数转换器>20 MSPSLTC2208 是款130Msps、采样 16 位 A/D 转换器,专为对具有高达 700MHz 输入频率的高频、宽
2020-11-18 11:33:36

NXP高速转换器与Xilinx FPGA实现互通会产生哪些影响?

恩智浦半导体(NXP Semiconductors)近日宣布,其推出的支持JESD204A标准的CGV™ 系列数据转换器,与Xilinx® 高性能Virtex®-6 FPGA及低成本Spartan
2019-08-09 06:08:11

转换器同步方法和整合多个转换器

板。这确保时钟将在到达各转换器时同步。 脉冲发生(HFS 9009)的任务是产生SYSREF信号。特别针对这个任务来选择脉冲发生,因为它提供的多个差分信号有相当抖动,且能够使差分输出
2018-09-03 14:48:59

为什么我们需要模数转换器?哪个ADC转换器更好?

。∑-△ADC主要用于高精度数据采集,尤其应用于数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面简要介绍主要ADC类型。逐次逼近型 ADC逐次逼近型ADC被广泛使用。它包括比较个数模转换器
2023-02-15 18:16:05

了解时钟抖动高速ADC的影响

DN1013- 了解时钟抖动高速ADC的影响
2019-07-17 06:41:39

什么是高速转换器

高速转换器是什么
2021-03-04 07:26:53

使用高速转换器时有哪些PCB布局布线规则?

使用高速转换器时,有哪些重要的PCB布局布线规则?
2021-04-21 06:58:58

分享74HC165D补充型输出 并行或串行至串行移位寄存

允许通过将Q7输出连接到下级的DS输入来扩展并串转换器时钟输入是门控OR结构,其允许输入用作有效时钟使能(CE)输入。CP和CE输入的引脚分配是任意的,为了布局方便,可以颠倒。对于可预测
2023-08-04 17:39:53

分享款不错的高精度高速A/D转换器时钟稳定电路设计

模拟设计中必须要考虑的因素有哪些?高精度高速A/D转换器时钟稳定电路设计
2021-04-14 06:54:35

高速度、高精度A/D转换器中,比较器使用规则?

电压比较是对输入信号进行鉴幅与比较的电路,其功能是比较模拟信号和另一个模拟信号(参考信号),并以输出比较得到的二进制信号。其在A/D转换器数据传输器、切换功率调节等设备中有着广泛的应用。在
2019-07-08 07:44:28

在选择高速A/D转换器时,设计师必须考虑的因素是什么?

在选择高速A/D转换器时,设计师必须考虑的因素是什么?用于评定A/D的最常用性能参数有哪些?
2021-04-14 06:34:22

基于级联PLL的超低噪声精密时钟抖动滤除技术仿真和研究设计

本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动,具体分析、研究了超低噪声兼时钟抖动滤除技术。研究选用双级联PLLatinum架构,配置高性能压控振荡(VCXO),很好地实现了降噪和时钟抖动滤除的作用。
2019-07-05 07:47:46

如何去设计多通道串行A/D转换器的控制

本文设计了种基于FPGA的高速串行输入/输出A/D转换器的控制
2021-05-07 06:51:37

如何实现抖动采样时钟电路的设计?

采样时钟抖动对ADC信噪比的性能有什么影响?如何实现抖动采样时钟电路的设计?
2021-04-14 06:49:20

如何测量扇出缓冲中的附加抖动

如果您在通信行业工作,那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能,而且还可在高速数字系统中产生误码。凭直觉判断,给时钟增加噪声会增大系统其它部分的噪声。因此我总是试图通过
2022-11-21 07:25:28

如何采用可编程逻辑器件和A/D转换器组成高速数据采集卡?

CLC5958的内部结构及基本特性CLC5958应用的注意事项有哪些采用可编程逻辑器件和A/D转换器组成的高速数据采集卡的设计方案
2021-04-15 06:50:05

宽带数据转换器应用的JESD204B与串行LVDS接口考量

宽带转换器传送和获取数据暴露了非常大的设计问题,即现有I/O技术带宽的限制导致转换器产品需要使用的引脚数更多。其结果便是PCB设计随着互连密度的增加而更复杂。其挑战在于进行大量高速数据信号走线的同时
2021-11-03 07:00:00

弥合高速数据转换器连续波和调制信号测量的区别

之间存在的差异具有定的挑战。 CW 信号和调制信号之间存在两种差异,会影响高速数据转换器的行为。首先,CW 信号没有带宽——能量被限定在某个单频率;而调制信号有带宽,能量分布于某个频率范围。其中
2022-11-23 07:30:26

怎么将相位噪声转换抖动

高信噪比=ADC孔径抖动吗?在设计中,为了避免降低ADC的性能,工程师般会采用抖动极低的采样时钟。然而,用于产生采样时钟的振荡常常用相位噪声而非时间抖动来描述特性。那么,有木有方法将振荡相位噪声转换为时间抖动呢?
2019-08-13 06:27:54

找寻升压式DCDC转换器

需要输入范围,输出在190v以上的DCDC转换器
2016-09-09 10:48:20

杜绝高速转换器带宽条款

有许多以转换器的带宽为中心的混淆规范。我应该使用什么带宽条款来为我的下一个设计选择合适的转换器?当开始新的设计时,首先需要确定的参数是带宽。带宽将提供设计方向,并允许设计人员开始
2018-10-26 11:07:11

浅析高速转换器转FPGA串行接口

标准在性能上都比老的接口标准要高,它们依然缺少关键因素:链路上串行数据的确定延迟。 该时序关系受模数转换器的延迟影响,定义为输入信号采样边沿的时刻直至模数转换器输出数字表示这段时间内的时钟周期
2018-12-25 09:27:33

测量时钟缓冲的附加抖动

需求。作为该最新博客系列的开篇文章,我将帮助您了解如何正确测量时钟缓冲的附加抖动。为什么抖动很重要?在当今数据通信、有线及无线基础设施以及其它高速应用等高级系统中,时钟抖动是整体系统性能的关键因素。要
2018-09-13 14:38:43

用于高速数据转换器的串行接口有哪些选择?

用于高速数据转换器的串行接口有哪些选择?
2021-04-09 06:55:28

终结高速转换器带宽术语

使用额定全功率带宽的某或部最高频率部分,否则动态性能(SNR/SFDR)会下降。为了确定高速模数转换器的采样带宽,请查阅数据手册,或者咨询应用支持人员,因为有时候采样带宽并未明确给出。通常,数据手册会规
2018-10-26 11:41:04

结束高速转换器带宽条款

有许多以转换器带宽为中心的混淆规范。为了为我的下一个设计选择合适的转换器,应使用什么带宽条款?在开始新设计时,首先需要决定的参数是带宽。带宽将提供设计方向,并允许设计人员开始创作成功之路。基本上
2018-10-22 16:55:30

评估高性能 ADC,为何需要抖动时钟

SNR 性能的影响以及怎样降低噪声时钟源的抖动。作为基线,DC1826A-A时钟输入采用罗德与施瓦茨 SMB100A RF 发生来驱动,并由 Stanford Research SR1 提供
2018-07-19 16:23:22

请问下如何用高速A/D转换器测量脉冲波形?

如何用高速A/D转换器测量脉冲波形?
2021-04-15 06:19:21

请问怎么设计高速数据采集系统?

怎么设计高速数据采集系统?数据采集系统的组成及原理是什么?如何实现高速A/D转换器与DSP的接口设计?
2021-04-12 06:10:22

谁来讲解下高级动态性能模数转换器是什么?

高级动态性能模数转换器是什么?有什么优势?LVDS为什么是最适用于高速数据转换器
2021-04-12 06:54:47

高速信号、时钟数据捕捉:数据转换

高速信号、时钟数据捕捉:数据转换系统背后的运作原理— 作者:Ian King 美国国家半导体公司应用技术工程师随着仿真/数字转换器数据转换取样率提高至每秒千兆个取
2009-09-25 10:42:190

高速A/D转换器设计时钟

高速ADC(>1 GSPS)需要一种低抖动的采样时钟,以保持信噪比(SNR)。这些8比特和10比特转换器具有由量化噪声设置的最佳情形的噪声基底。对满量程正弦波进行采样的N比特ADC,SNR的
2009-09-30 10:04:0520

高速ADC的低抖动时钟设计

本文主要讨论采样时钟抖动对ADC 信噪比性能的影响以及低抖动采样时钟电路的设计。
2009-11-27 11:24:0715

高速互联链路中参考时钟抖动分析与测量

高速互联链路中参考时钟抖动分析与测量 在高速互联链路中,发送器的参考工作时钟抖动是影响整个
2010-04-15 14:01:3919

设计一个低抖动时钟高速数据转换器-Design a Low

Abstract: High-speed applications using ultra-fast data converters in their design often require
2009-05-08 10:44:25757

转换器时钟技术向高速数据时钟发展

无线基础设施、宽带和仪器仪表应用通常需要高性能的时钟电路,它们主要需要时钟的器件是高速数据转换器。这些系统的时钟电路所需的几个关键性能指标包括低相位噪声和抖
2009-07-06 18:37:55449

ADI推出可编程的抖动衰减型时钟转换器芯片

ADI推出2个可编程的抖动衰减型时钟转换器IC集成电路AD9557和AD9558。
2011-10-29 17:17:25885

[5.24.1]--5.24AD转换器简介及原理(

A/D转换器
jf_90840116发布于 2022-12-23 15:59:22

[5.28.1]--5.28AD转换器的开关控制、时钟、通道选择

A/D转换器
jf_90840116发布于 2022-12-23 16:04:09

高速ADC时钟抖动的影响的了解

了解高速ADC时钟抖动的影响将高速信号数字化到高分辨率要求仔细选择一个时钟,不会妥协模数转换器的采样性能(ADC)。 在这篇文章中,我们希望给读者一个更好的了解时钟抖动及其影响高速模数转换器的性能
2017-05-15 15:20:5913

基于改进延迟锁相环的高速抖动时钟电路的开发与设计

时钟产生抖动(jitter)会使发生抖动时钟信号与未发生抖动时钟信号在时域上存在偏差,从而使模数转换器的采样频率发生紊乱,最终导致模数转换器采样的不稳定性,使输出信号存在频谱毛刺,导致误码率上升
2017-11-11 18:22:269

数据转换器时钟发生器件对系统性能的影响

系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。
2017-11-17 02:00:58752

电路设计时钟高速数据转换器正确选择使用的小技巧资料概述

在电路设计中,涉及到使用高性能、高速模数转换器(ADC),如ADS5500,主要的一个注意事项是时钟方案。关于要使用的时钟类型(正弦或正方形)、电压电平或抖动的问题是常见的。本文的目的是解释支持电路设计者做出正确选择的一般理论。
2018-05-16 14:51:3815

级联式PLL时钟抖动滤除技术实现的设计说明

本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动,具体分析、研究了超低噪声兼时钟抖动滤除技术。研究选用双级联PLLatinum架构,配置高性能压控振荡器(VCXO),很好地实现了降噪和时钟抖动滤除的作用。
2020-09-23 10:45:002

模数转换器的性能及时钟抖动对其造成的影响分析

高速信号进行高分辨率的数字化处理需审慎选择时钟,才不至于使其影响模数转换器(ADC)的性能。借助本文,我们将使读者更好地理解时钟抖动问题及其对高速ADC性能的影响。
2020-08-01 11:26:111116

高速模数转换器的性能分析及时钟抖动会对其造成什么影响

高速信号进行高分辨率的数字化处理需审慎选择时钟,才不至于使其影响模数转换器(ADC)的性能。借助本文,我们将使读者更好地理解时钟抖动问题及其对高速ADC性能的影响。
2020-08-20 14:25:16792

AN-1221: 使用ADF4002 PLL产生高速模数转换器所需的极低抖动编码(采样)时钟

AN-1221: 使用ADF4002 PLL产生高速模数转换器所需的极低抖动编码(采样)时钟
2021-03-19 08:59:0013

AD9000:高速6位A/D转换器数据

AD9000:高速6位A/D转换器数据
2021-04-20 13:04:111

DN1013-了解时钟抖动高速ADC的影响

DN1013-了解时钟抖动高速ADC的影响
2021-05-11 18:22:190

超低抖动时钟发生器和分配器最大限度地提高数据转换器的信噪比

超低抖动时钟发生器和分配器最大限度地提高数据转换器的信噪比
2021-05-18 20:57:300

高速链路时钟抖动规范基础知识

作者:John Johnson,德州仪器    本文介绍时钟抖动高速链路性能的影响。我们将重点介绍抖动预算基础。   用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自
2021-11-22 15:52:211284

高速模数转换器ADC基础知识

本文件的目的是介绍与高速模数转换器(ADC)。本文件详细介绍了抽样理论,数据表规格、ADC选择标准和评估方法、时钟抖动等常见问题系统级问题。此外,一些最终用户希望扩展通过实现交织、平均或抖动技术实现ADC。的好处和关注点本文讨论了交织、平均和抖动ADC
2022-09-20 14:23:493

时钟抖动解秘—高速链路时钟抖动规范基础知识

时钟抖动解秘—高速链路时钟抖动规范基础知识
2022-11-07 08:07:301

高速数据转换器设计低抖动时钟

在设计中使用超快速数据转换器高速应用通常需要非常干净的时钟信号,以确保外部时钟源不会对系统的整体动态性能产生不需要的噪声。因此,选择合适的系统组件至关重要,这有助于产生低相位抖动时钟。以下应用笔记可作为选择合适的元件的宝贵指南,以设计适用于超快速数据转换器的基于PLL的低相位噪声时钟发生器。
2023-02-25 10:50:482307

时钟抖动的影响

抖动和相位噪声是晶振的非常重要指标,本文主要从抖动和相位噪声定义及原理出发,阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。 1. 抖动和相位噪声 1.1. 抖动
2023-03-10 14:54:32658

时钟抖动的影响

抖动和相位噪声是晶振的非常重要指标,本文主要从抖动和相位噪声定义及原理出发,阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。
2023-03-26 09:09:11693

时钟发生器性能对数据转换器的影响

时钟发生器件的选择上往往少有考虑。目前市场上有性能属性大相径庭的众多时钟发生器。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。...
2023-11-28 14:33:570

已全部加载完成