DSP技术在移动通信中的应用

目前移动终端结构中有两种主要趋向。一种是面对不断变化的标准，强调使用可编程DSP的灵活性；另一种是强调用专用集成电路（ASIC）实现的高效性。将来这两个方面必将结合起来。

　　DSP在GSM中的应用

　　GSM的功能框图如图1所示。图中一个典型的数字通信模块包括：信号压缩、差错检测、加密、调制和均衡。

　　在GSM阶段1里编码器用短形脉冲激励线性预温编码技术将语音压缩到13Kb/s，大多数硬件工程师都认为话音编码器应该由DSP来实现。现在DSP在如图1所示的功能图中，开始承担物理层的其它功能了。

　　在演进的标准中灵活性是非常重要的。GSM阶段2中引进了增强全速率（EFR）和半速率（HR）话音编码。半速率在达到相同的语音质量的情况下，压缩速率更高，达到5.6Kb/s，但代价是复杂性增加。增强全速率能够提供更好的话音质量和性能，其代价是复杂度更高，它是应用一种叫做矢量和激励线性预测（VSELP）的算法来实现的。

　　随着这些变化，物理层的性能越来越好，费用越来越低，功率更节省。因此，每一代移动终端的物理层都同前一代有一些微小的差别，而基于ASIC的解决方案的升级就比较困难而且代价也比较大。因为现在有专门为无线应用设计的低功耗DSP，用ASIC实现DSP完成的功能而节省的功率不足以让系统设计师放弃用DSP设计的灵活性。

　　随着GSM移动终端的演进，它已经逐渐发展到不仅仅实现简单的电话功能，这就使得不仅仅在物理层而且在其它层也可以用到DSP。尤其是随着第三代移动通信的到来，无线数据业务的应用，这一趋势将会加速。

　　DSP向低功耗发展的趋势

　　新一代DSP增强的结构、设计和处理能力提供了更好的性能并且功耗更低，适合电池供电的应用。我们知道许多通信算法是乘和累加（MuAcc）运算。所以我们用每百万个MuAcc消耗的mW来评估DSP的功率消耗。据统计，目前DSP的功耗每18个月就降低一半。由于DSP用的静态逻辑，主要的功率消耗就是对器件内部电容的充放电上，这个动态的功率消耗如下式所示：

 

　　p=ac×V摆幅×V电源×f

　　上式中P代表消耗的功率，a代表每个时钟周期内内部节点的周期数，v摆幅和v电源相等，f代表频率。整个芯片的动态功率消耗是电路里所有节点的P的和。从上式看到，由于每个节点的动态功率消耗同供电电压的平方成正比，那么降低供电电压对节省功率是很重要的。但是，仅仅降低供电电压而不改进技术，是不完善的。因此在降低供电电压的同时还要改进技术才能使性能提高和功耗下降。

　　下面我们以TI的TMS320C54x为例，介绍它的低功耗设计。TMS320C54x是专门为无线通信应用而设计的DSP芯片。另外，随着无线市场的不断增长，市场上已经出现了另外几种专门为无线应用设计的DSP芯片。

　　C54x的结构和指令集都设计了具有节省功率的特性。C54x应用改进的哈佛结构，具有三个数据存储总线、一个程序存储总线、两个数据地址产生器和一个程序地址产生器。这种结构使得可以同时存取数，适合多操作数运算，从而完成同样的功能所需的周期变少。

　　C54x为节省功率的另外一个策略就是增加特殊指令，这些指令能够执行在无线应用中的重要算法。还有一个比较选择存储单元（CSSU）大大加速了Viterbi译码的速度。

　　C54x指令集还包含几条专用指令，包括：单条指令重复和指令块重复、条件指令、欧几里德距离计算、FIR（有限脉冲响应）和LMS（最小均方）滤波器运算指令等。所有一切，便利目前用DSP完成IS-54/136标准里的VSELP时消耗7.4mW功率，在GSM语音编码时消耗1.3mW功率。

　　在低功率DSP中功率管理是非常重要的，C54x应用了一种混合功率管理策略，即娄活的内部时钟控制和三种用户控制空闲模式：关闭CPU，关闭CPU和片内外设、只保持存储器状态的整个器件的关闭。基于数字锁相环的时钟发生器和北法器结合允许用户能够优化应用的频率和功耗。

　　未来移动能信器件的应用和结构

　　蜂窝通信自从1983年商用以来有几个发展趋势，最重要就是从模拟到数字的发展，这使得系统的容量增大，用户数增多,这驱动了对功能强大的DSP的需求。

　　传统的蜂窝电话用双处理器结构实际上是一个简单的调制解调器。将来以数据业务为主的终端将会有新的结构，它必须增加处理资源去支持复杂度不断增加的用户界面，处理除了话音之外的更加复杂的数据业务和更加复杂的应用环境。其中，一个解决方案就是一个DSP核心加上协处理器结构，另外一种结构是多个DSP加上额外的硬件来加速复杂的处理。

　　总之，低功耗DSP将在未来的移动通信中得到更加广泛的应用。