双端口RAM在ARM与DSP通信系统中的应用[图]

　　后PC 时代，由于网络技术和集成电路技术的迅速发展，利用嵌入式系统进行数字信号处理与传输成为可能。在ARM 和DSP 构成的双处理器系统中，嵌入式作为主设备，主要完成数据处理、存储与网络传输工作，而DSP 作为从设备需要负责复杂的算法实现。

　　在此高速数据采集和处理系统中，随着采样数据量的增大和处理任务的增加，对数据的传送要求越来越高，如果在两个系统端口之间没有能够高速传送数据的接口，将会造成数据传送的阻塞，严重影响系统的实时性与处理数据的能力，因此此系统设计的重点之一是主从设备之间的数据通信。本文介绍用双端口RAMIDT70261 完成TMS320C6211DSP 与嵌入式ARM920T之间的数据通信。

　　1 IDT70261双端口RAM功能简介

　　IDT70261 是美国IDT 公司生产的高速16K×16 的双端口SRAM，其典型功耗为750mW，它具有两个等级的存取时间：商业级有 15/20/25/35/55 ns （max），工业级有20/25/35/55ns （max）。双端口RAM 有两个完全独立的端口，它们各自有一套相应的数据总线、地址总线和控制总线，允许两个控制器单独或异步的读写其中任意一个存储单元。两个端口具有同样的对双端口RAM 的读写操作能力，但是当两个端口同时对同一地址进行读写操作时，会因为数据的冲突而造成存储或读取的错误。对同一存储单元的操作存在以下四种情况：

　　（1） 两个端口不同时对同一地址单元进行读写数据。

　　（2） 两个端口同时对同一地址单元进行读出数据。

　　（3） 两个端口同时对同一地址单元进行写入数据。

　　（4） 两个端口同时对一个地址单元，一个写入数据，另一个读出数据。

　　前两种情况不会造成对双端口RAM的读写错误，第三种情况会造成写入数据的错误，第四种情况会造成读出错误。为了避免对双端口RAM 造成读写错误，IDT70261 有以下几种仲裁控制方法。

　　1.1 遇忙逻辑控制

　　当双端口同时对同一地址单元进行控制时，IDT70261 提供一种/BUSY 控制机制。双端口不对同一地址单元进行控制时，两个端口的/BUSY 引脚都为高，左右两个端口均可正常访问存储空间。当两个端口对同一地址单元进行存取时，一个端口的/BUSY 引脚为高（允许对存储空间的读写操作），另一个端口的引脚为低（禁止对存储空间的读写操作），哪一个请求信号在前，其端口引脚为高，另一个为低。两个端口请求读写的时间差最小为5ns，当时间小于5ns 时，系统会自动允许一个引脚读写，屏蔽另外一个引脚，防止出现对同一地址单元的读写错误。

　　1.2 中断控制机制

　　IDT70261 具有中断输出功能，中断工作时，双端口RAM 的两个最高地址单元3FFE、3FFF 作为“邮箱”来传递相应的命令。当中断功能不使用时，3FFE、3FFF两个单元作为正常的存储单元使用。下面介绍中断工作原理。

　　左端口写地址单元3FFF，/INTR 变为有效（低电平），向右端口发送中断请求，右端口响应中断请求后，可向3FFF 地址单元执行一次读操作，清除中断标志（/INTR 变为高电平）。同理，右端口写地址单元3FFE，/INTL 变为有效（低电平），向左端口发送中断请求，左端口响应中断请求后，可向3FFE 地址单元执行一次读操作，清除中断标志（/INTL 变为高电平）。

　　1.3 令牌传递原理

　　IDT70261 内部有8 个独立于双端口RAM 的逻辑锁存单元，用来标明共享的双端口RAM 是否正在使用。在此工作模式下，/SEM 用作锁存器的“片选”信号，地址线A2~A0 用来寻址8 个标志锁存器，数据线D0用来标志锁存器的状态。

　　端口向锁存器写入0 表示申请控制权，写入1 表示放弃使用权。当左端口要使用双端口RAM 时，先写入0 到标志锁存器，然后读出标志锁存器的状态，若读出的值为0，则左端口获得该存储单元的使用权；若读出的值为1，表明右端口正在使用该存储单元。

　　此时，左端口要么循环检测锁存器状态，直到右端口使用结束，要么向锁存器写入1，撤销请求。同理，若右端口使用双端口RAM 时，仍按照上述步骤进行操作［1，2］。

　　2 基于IDT70261的接口电路

　　本系统为视频数据采集处理系统，当摄像头采集后的数据经DSP 压缩编码后输入到双端口RAM 芯片中，ARM 处理器接收到数据请求后，接收图像数据，对数据进行存储和传输工作，最终将图像经过解码显示在终端PC 机上。

　　基于IDT70261 的接口电路图如图1 所示，此系统采用中断控制机制，双端口RAM 的一些功能引脚并不需要全部使用。双端口RAM 的左端是ARM920T芯片，右端是TMS320C6211 DSP 芯片。双端口RAM两个独立的数据线D0L-D15L 和D0R-D15R 分别与ARM920 芯片和DSP 芯片连接，地址线A0L-A13L 和A0R-A13R 也分别与上述两芯片连接。/CE 为芯片使能引脚，R/W 为读写控制引脚，/OE 为输出使能引脚，/INT 为中断标志引脚，/BUSY 为遇忙控制引脚，其连接电路如图1 所示。

　　

　　图1 接口电路

　　3 数据通信的软件实现

　　本系统采用中断控制方式来实现对双端口RAM的读写操作。DSP 主要负责图像数据压缩工作，压缩后的数据传送给双端口RAM.传送数据时，DSP 向信令字单元3FFF 写入‘55H’，在ARM 方产生中断后，ARM 读信令字单元3FFF，如果是‘55H’，说明数据正在传输，读完数据后，向信令字单元3FFE 写入‘AAH’，代表读完数据。DSP 接收到中断后，读信令字单元3FFEH，如果为‘AAH’，表示传输数据成功。

　　ARM完成整个系统的实时控制，对双端口RAM的图像数据进行读取然后经过网络传递给PC 机，因此需要驱动程序来实现双端口RAM与ARM之间的数据通信。驱动程序是应用程序与硬件之间的接口，用户可以通过驱动程序来间接的实现对硬件的读写控制操作。双端口RAM 的驱动程序主要任务是读双端口RAM 数据到用户空间、把用户空间命令写入双端口RAM 相应地址以及相应双端口RAM 产生的中断。在驱动程序中，最主要的结构便是file_operation，在里面包含了对文件的打开、关闭、读写和其他控制函数，file_operation 结构如下：

　　

　　在使用设备之前需要对设备进行初始化，包括配置ARM 接口寄存器、注册设备、申请中断和分配虚拟地址空间等。配置寄存器和注册申请工作在加载模块时实现，分配资源工作在dualram_open 函数内实现。

　　配置接口寄存器，AT91RM9200 具有一个EBI 接口，可以方便的连接各种存储设备，可以使用EBI 接口中的SMC 来控制读写，由CS4 接口来控制双端口RAM 的使能信号，通过向相应寄存器内写入控制字来实现ARM 对双端口RAM 的端口初始化工作。

　　在初始化函数init_dualram 中，用register_chrdev将双端口RAM 注册为一个字符型设备，用request_irq为设备申请相应的中断资源，函数如下：

　　myirq=request_irq（AT91RM_IRQ1，dualport_inter，SA_INTERRUPT，“dualram”，NULL）

　　在装载驱动时进行注册和申请，在卸载模块时必须进行注销，即在dualram_exit 内执行unregister_chrdev 和free_irq 来释放资源。

　　Linux 无法直接访问某一物理地址空间，必须通过虚拟地址空间的映射机制来完成访问。映射工作在dualram_open 函数内完成，因此每次打开设备都会完成此工作。所要用到的地址资源和数据结构定义如下：

　　#define dualram_base_addr 0x60000000

　　#define dualram_size ox3fff

　　u16 *remaddr

　　通过使用函数remaddr = ioremap （dualram_base_addr ，dualram_size）；进行虚拟地址映射，此后就可以使用remaddr 来完成对实际双端口RAM 空间的访问了。

　　为了有效的提高数据传输效率，驱动程序与应用程序之间采用异步通知的机制，这样上层应用程序便可以知道RAM 中的数据量是否达到阈值，而不用采用轮询的方式，占用处理器资源。异步通知机制分三步完成，首先需要让内核知道驱动程序与哪个进程通信，当进程使用系统函数fcntl 执行F_SETOWN 命令时，设备文件拥有者（owner）的ID 号会被记录在flip-》f_owner 中，此时内核知道了与驱动进行通信的进程，然后应用程序调用fcntl 的F_SETFL 命令来激活异步通知机制，这样新数据到达时输入文件便可发送一个SIGIO 信号到flip-》f_owner 中指定的进程。

　　图像数据到达后，Linux 内的应用程序完成对数据的读写操作，写操作函数为：dualram_write，就是利用copy_from_user 把用户空间的数据写入到双端口RAM中，读操作函数：dualram_read，就是利用copy_to_user把双端口RAM 中的数据读入到用户空间中［5，7］。

　　4 测试结果

　　视频监控系统的测试环境是ARM 920T 与TMS320C6211 通过网络与PC 互连构成一个简单的局域网。通过网络抓包软件可以统计网络的数据流量，通过CCS 分析工具分析系统的实时性。系统的量化阶距越高，图像的压缩比率越大，所获得的图像质量越差，本系统设置的量化阶距设置为75.经测试本系统的主要参数如下：图像的压缩格式为JPEG，分辨率为BMP（240×160），最大编码速度为15 帧/秒，数据流量为50-200kbps，网络采用UDP/IP 协议，网络接口为RJ-45 100Mbps.

　　5 结语

　　本文结合了嵌入式图像数据采集系统的设计，介绍了通过双端口RAM 实现ARM920T 与 TMS320C6211 DSP 之间的通信。利用双端口RAM 的强大功能可以实现各种形式的处理器之间的高速数据通信。在信号处理领域和高速数据采集中，利用双端口RAM的几种不同仲裁机制，可以完成不同的数据传送要求。

　　用它构成的接口电路具有传送速率高、实时性好、可靠性高、电路简单等优点。