Microchip推出全新META-DX2+ PHY系列产品

受混合工作和网络地理分布增长的推动，对网络基础设施的带宽和安全性的需求正在重新定义无边界网络。据650集团预测，在人工智能/机器学习（AI/ML）应用的带动下，400G（每秒千兆位）和800G的总端口带宽将以每年50%以上的速度增长。这种急剧的增长正在扩大向112G PAM4连接的过渡，不仅是云数据中心和电信服务提供商的交换机和路由器，还包括企业以太网交换平台。Microchip Technology Inc.（美国微芯科技公司）正通过META-DX2以太网PHY（物理层）产品组合回应市场需求，推出全新的META-DX2+ PHY系列产品。该系列产品是业界首款集成了1.6T（太比特/秒）线速端到端加密和端口聚合功能的解决方案，助力企业以太网交换机、安全设备、云互连路由器和光传输系统向112G PAM4连接过渡，并保持了最紧凑的尺寸。

Microchip通信业务部的企业副总裁Babak Samimi表示：“我们推出四款全新的META-DX2+以太网PHY，旨在努力推动行业向由META-DX重定时器（ retimer）和PHY组合支持的112G PAM4连接过渡。结合META-DX2L重定时器，Microchip现在可以提供完整的芯片组，满足从重定时、变速器应用（gearboxing）到高级PHY功能的所有连接需求。通过提供硬件和软件引脚兼容性，客户可以在他们的企业、数据中心和服务提供商的交换和路由系统中利用架构设计，通过软件订阅模式提供按需启用的高级功能，包括端到端安全、多速率端口聚合和精确时间戳。”

META-DX2+具有可配置1.6T数据通路架构，在总变速器容量和由其独特的ShiftIO能力实现的无中断2:1保护开关复用模式方面，优于次近的竞争对手2倍。灵活的XpandIO端口聚合能力优化了路由器/交换机的端口利用率，支持低速率流量。此外，这些器件还支持IEEE 1588 C/D类精确时间协议（PTP），以实现5G和企业关键业务服务所需的精确纳秒时间戳。Microchip通过提供一系列引脚兼容的重定时器和带有加密选项的高级PHY产品组合，使开发人员能够扩展设计，在通用板设计和软件开发工具包（SDK）的基础上增加MACsec和IPsec。

META-DX2+的差异化功能包括：

- 双800 GbE、四400 GbE和16x 100/50/25/10/1 GbE MAC/PHY

- 集成的1.6T MACsec/IPsec引擎，可从数据包处理器中卸载加密，使系统更容易扩展到更高的带宽，并具备端到端的安全性

- 与需要两个设备提供相同的1.6T变速器（gearbox）和无中断的2:1多路复用模式的竞争解决方案相比，可节省20%以上的电路板费用

- XpandIO使低速率以太网客户端在更高速度的以太网接口上进行端口聚合，为企业平台进行了优化

- ShiftIO功能与高度可配置的集成交叉点相结合，实现了外部交换机、处理器和光学器件之间的灵活连接

- 具有48或32长距离（LR）功能的112G PAM4 SerDes的可变型号，具备优化功率与性能的可编程性。

- 支持以太网、OTN、光纤通道和用于AI/ML应用的专有数据速率

650集团创始人兼技术分析师Alan Weckel表示：“随着业界向高密度路由器和交换机的112G PAM4串行生态系统过渡，线速加密和有效利用端口容量变得越来越重要。在实现MACsec和IPsec加密、利用端口聚合优化端口容量以及灵活地将路由/交换芯片连接到多速率400G和800G光学器件方面，Microchip的META-DX2+系列将发挥重要作用。”

与META-DX2L重定时器一样，全新系列META-DX2+ PHY可与Microchip的PolarFire FPGA、ZL30632高性能PLL、振荡器、稳压器和其他组件一起使用。这些组件已作为系统得到预先验证，有助于加快设计投产。　　

      审核编辑：彭静