混频器、ADC和DAC的频率影响 - 基站射频卡时钟树设计方案

混频器、ADC和DAC的频率影响

　　混频器是一种用来将高频率信号与低频率信号相互转换的模拟元件。在大多数基站射频卡设计中，混频器是将信号从射频转换到中频或从基带转换到射频。时钟树设计关注的主要问题是频率混叠问题。当多个频率通过一个非线性器件时，这些频率会互相影响。这些相互作用被称为互调积。混频器的功能是获得两个输入频率并生成一个输出频率，要么是两个频率的和(上转换)，要么是两个频率的(降频)差。

　　现今的射频卡旨在恢复多载波性质的信号。因此，理想的信号不是单音频线的有用信号，而是包含全系列的音频线，它均匀分布在整个响应频段。这些线代表被恢复的各个信道。不幸的是，因为这个多载波信号贯穿于混频器等非线性元件，这里的每个信道都将彼此互调。信道的整齐间隔将导致奇数阶积几乎完全落在被恢复的信道顶部。放在混频器前的滤波器将用于减弱噪声，这将有助于实现偶数阶积。放在混频器后的滤波器将消除下降到响应频段以外的互调积，但对于带内奇数阶积什么事也做不了，因为它们下降得过于接近有用信号。

　　虽然放在混频器后的带通滤波器可以省去不想要的洁音线，这还算不错，但采样时钟的任何抖动都会将洁音线转入一个边缘(skirt)，如图2所示。来自每个不受欢迎积的边缘的尾巴将对滤波器通带内有一定的影响，这称为宽带噪声。混频器产生的任何时钟(或ADC或DAC)必须有一个极低的噪声层，以减少其宽带噪声。

　　

 

　　图2 相互混频的效果

　　不需要的信号被称为“干扰”或“阻断(blocker)”，进入混频器的输入将对时钟信号的规格产生影响。它们可能包含通过天线接收的其他信号，或耦合进入接收信号路径的系统内部信号。虽然可将有用信号从广泛频率中分离出来的“阻断”可通过预滤波器得到明显抑制，但接近有用信号的频率仍会通过。此外，在像LTE这样的协议中，有用信号具有较低的平均功率，即使是通过滤波器来衰减“阻断”，可能仍然含有足够的能量与有用信号竞争。

　　这种就是进入混频器的时钟相位噪声边缘必须尽可能“窄”的原因。“阻断”上相互混频的相位噪声的传播必须保持在最低限度。射频卡设计的主要挑战之一是选择卡的频率，着眼于最大限度地从有用信号的频率中分离“阻断”及其互调积。

　　ADC抖动的其他影响

　　由于ADC是采样数据系统，而不是完全线性的转换，在有用输入信号、不需要的(“阻断”)信号和采样时钟之间，它们也将受到互调积所有相同的影响。

　　然而，还有另一种推动ADC采样时钟规格的影响。这就是孔径抖动效果，如图3所示。

　　

 

　　图3 ADC的孔径抖动

　　其基本概念是，任何时间不确定性的采样都可以通过三角法转换成该采样振幅的不确定性。振幅的不确定性可导致ADC信噪比的下降。一旦已知了输入信号的频率，RMS抖动目标可确定为ADC的理想信噪比。一旦达到目标，ADC内的时钟树固有抖动即可分解出来，以确定采样时钟的目标RMS抖动规格。

　　时钟抖动对DAC的影响

　　用于发送路径的数模转换器(DAC)把一个数字表示的基带信号转换为一个模拟表示的基带信号，以便随后转换为RF频率，并放大到所需的发射功率。射频卡设计师将关注固定卡的频率规划，以确保DAC的采样频率不会与接收卡端的临界频段重叠。这很重要，因为DAC受到来自两个潜在机制的频率生成图像的影响。

　　第一种机制与ADC和混频器中发生的情况相同，采样时钟的卷积(fLO)和输入信号(fIN) 产生的频率都在N·fLO+M·fIN。此卷积结果来自于转换器的非线性。对采样时钟抖动有关要求的影响与ADC类似。

　　第二个机制是大多数DAC工作方式中不可避免的结果。如图4所示，在每个采样时钟沿，DAC的输出将很快切换到一个新的电压等级以代表数字采样值。此值将保持到下一次采样的时钟沿。输出仅匹配每一次采样时钟的所需波形。