控制阻抗和反射 - 25G高速无源通道的设计挑战

控制阻抗和反射

　　传输链路中只要存在阻抗不连续，就会产生反射。S参数中用来表征反射的参数是S11，也就是常说的回波损耗。设计者要做的就是尽可能的控制无源通道中的阻抗。布线的阻抗较易控制，难于控制之处主要在于过孔和连接器(图6)。对于连接器来说，设计者可以控制的是分支(stub)的长度。此长度越长，阻抗越不连续，反射将越厉害。对于背板，通常采用背钻来保证。而对于过孔来说，除了要将其插损控制在最小值外，还要将其阻抗控制与传输线尽可能一致。

　　

 

　　图6：阻抗的不连续点分别由连接器和过孔所引起(兴森快捷高速实验室的某实测案例)。

　　此外，反射不仅会引起过冲和振铃等信号质量的下降，而且还会给整个通道带来额外的损耗。CEI-25G LR规范规定，回波损耗在整个奈奎斯特频率范围内要约优于-10dB，这样回波损耗所引起的插损将被控制在约0.5dB以内。而10G BASE GEN2则更是规定回损要约优于-20dB，这样回损所引起的插损才可忽略不计。

　　选择有精密制造能力的供应商也至关重要。只有严格按照设计意图进行生产制造的PCB，才能更好地保证阻抗可控。对于阻抗受控的PCB，PCB板厂商通常采用在PCB旁附加测试条(通常称为附连边)来测试传输线的阻抗。对这一点设计者需要尤其注意，某些时候测试条上的传输线阻抗和PCB上的传输线阻抗并不能良好地对应，需要设计者在设计PCB时保证设计的正确性。目前国内已有极个别厂商能够直接检验PCB板上的阻抗连续性(并非检验测试条上的阻抗)。

　　多通道串扰

　　由于下一代100Gbps 网络大多会采用4 x 25Gbps的架构，所以相邻通道间的串扰表征将无法避免。由于走线间的距离可以通过牺牲布线密度来调节，所以链路上串扰最大的地方仍将发生在连接器端。串扰不仅会在幅度上带来噪声，同时还会引起时序上的抖动，这造成无用信号反射等信号的完整性问题。

　　对串扰进行仿真是一个难题，难度主要体现在高速连接器的串扰建模不易。一般连接器厂商给出的S参数或Spice模型仅局限于连接器的本身，当装配到PCB(如背板)以后，模型的精确建立和修正将形成挑战。材料特性、几何尺寸、是否背钻和过孔加工精度都将成为决定性因素。而当串扰模型被比较准确地建立起来之后，又将出现另一个挑战，那就是多通道码型信号的生成。要生成各种不同长度的码型，以及确定是否带有噪声和抖动等压力信号，需要不停地改变或扫描不同通道之间的相位、偏斜和延迟，以找出串扰的最坏情况。

　　除了仿真，也可以测试实际链路中的串扰，这样也能验证仿真的正确性。对于串扰的测试，传统上采用VNA或TDR来测试物理结构上的串扰，但所测得的串扰大小与数据无关。也就是说，无论是VNA测试出来的串扰幅度，还是TDR测试出来的串扰最强耦合位置，均不能直接指示出是否引起了误码或眼图的恶化。要测试数据的相关串扰，需要借助并行通道误码仪(图7)。由于该设备可以级联，所以能够测试多达8个以上干扰通道的情况。

　　

 

　　图7：对于一个典型的背板，配置了4个近端串扰和4个远端串扰，并监测受害通道的误码和浴盆曲线。

　　图7所示的配置可以将数据相关的串扰很好的表征出来，包括改变码型发生器的幅度和去加重，得出浴盆曲线，从而找出串扰对数据的最坏影响以及减少串扰和抖动的办法。兴森快捷高速实验室已利用此设备多次帮助客户成功地设计出了高速背板并通过了验证。

　　本文小结

　　当高速串行信号速率急速增进到25Gbps后，发射端和接收端的信号处理将更加复杂。由于传输的信号仍然是NRZ 码型，发射端采用3抽头(tap)的预加重，接收端采用3抽头以上的CTLE和DFE两级均衡来克服通道上的损耗。而要最优化配置发射端和接收端的均衡，则需了解到通道的损耗情况。设计者只需要考虑到影响损耗的各种因素，做好充分的仿真和测试，便可以做到通道可控，包括大家所熟悉的阻抗控制、损耗控制和串扰控制。设计出的通道不仅要满足规范，而且还要留有充足的裕量。这样不仅不会给有源部分造成压力，而且还会为未来的速率扩展和升级留下余地。