LMDS射频单元锁相环式本振源设计详细讲解

中心论题：

分频式锁相环倍频原理

系统组成与设计

系统实验结果

解决方案：

锁相电路的仿真和设计

高频电路设计

LMDS是一种较新的宽带无线接入技术，它以初期投资少、传输速率高、业务类型丰富，以及非常适合在城市中高密度用户地区（如商业大楼）提供宽带通信服务等特点而备受业界瞩目。LMDS工作频段为24GHz～29GHz， 可扩展到10GHz～66GHz。这意味着需要毫米波收发系统。LMDS射频系统毫米波收发单元的接收/发射次谐波混频器需要本地微波频率振荡源提供稳定的本地参考振荡信号。

微波频率源是所有微波系统（如雷达、通讯、导航等）的基本微波能源。主要包括固定频率振荡器（点频振荡源）和微波频率合成器两类。固定频率振荡器通常采用锁相环技术来获得高稳定度、低相位噪声的输出信号，在通讯系统和雷达系统中作为本机振荡器得到最广泛的应用，其中包括VCO锁相点频源、DRO锁相点频源等。石英晶体震荡器是一种高稳定的频率源，但是它们只能工作在几百兆赫范围内，不能达到设计要求。在微波频率，设计稳定的频率源通常用石英晶体振荡器输出信号经锁相环技术N次倍频来实现。

本文介绍的频率振荡器为LMDS射频系统中的本地振荡源设计，要求输出信号固定频率点为11.776GHz，信号功率为1mW，相位噪声指标（傅氏频率为1kHz时）为-75dBc/Hz。LMDS对本振源的精度要求较高，同时由于LMDS系统采取四相相移键控（QPSK）调制方式，本振源的稳定度需要达到一定量级来满足低误码率的要求。利用分频式锁相倍频技术可以实现低成本、高性能的微波信号发生器的设计要求。

分频式锁相环倍频原理

典型的分频式锁相环路包括检相器（PHD）、电压控制振荡器（VCO）、环路滤波器（LPF）和可编程数字分频器（1/N）。图1是最简易的锁相式频率合成器的相位模型图。一个高精度稳定参考信号fi输入至检相器，与1/N分频后的电压控振荡信号f0/N检相，产生一个电平随两个信号之间的相位的偏差而变化的误差电压。经过滤波后误差信号作为电压控制振荡器的控制电压，使得压控振荡器输出f0=Nfi。锁相环具有高稳定度，一旦完成相位锁定，环路将会无限时保持锁定状态。如果电压控制振荡器频率发生偏移，就会导致控制电压发生变化，而这种变化又使得整个环路再重新回到锁定状态。同时由于分频式设计，f0的抖动Δf经N次分频后到达检相器，也降低了对VCO的稳定性要求。通过改变分频器分频比，可以锁相倍频在不同的频率上。分频锁相倍频具有诸多优点，在高频率微波信号发生器设计中广泛应用。

假定检相特性为正弦形，可求出锁相环路的开环传递函数、闭环传递函数，以及误差传输函数等。

误差传递函数又可写为：He（s）=1-H（s）

系统组成与设计

a.系统总体设计方案

不同于文献中采取先谐波混频获得较高频率的中频信号后再锁相获得振荡信号的设计方法，笔者采取对晶体振荡器输出参考信号直接一次锁相倍频获得高频信号，再对输出高频信号进行后续处理以达到设计要求的方案。该方案电路结构简单、容易实现，获得的振荡信号稳定度高、相位噪声低，但是直接高倍频锁相增加了射频电路的复杂性，电路匹配和电磁兼容性问题的解决也相应地更加复杂。

在该频率振荡器系统中，利用高稳定晶体振荡源输出信号经过中心频率为46MHz带通滤波器，提供一个高精确的稳定参考信号至检相器，锁相环路分频计数器设置为128，达到锁相后VCO输出5.888GHz固定点频信号，再经过高频电路倍频获得11.776GHz的二次谐波。由于采用的倍频器基波抑制性能较差，需要通过阻带滤波和功率放大获得足够功率的高稳定低相位噪声的高纯度11.776GHz振荡信号。图2为整个频率振荡器系统的设计框架。

整个系统按照信号频率大致可以分为低频（锁相环电路）和高频（倍频放大电路）两个模块，锁相环电路的设计和测试是系统仿真与设计的重点。虽然锁相环大部分元件频率较低，但是由于环路完成高倍数倍频，分频器输入信号和压控振荡器输出信号为5.888GHz的高频信号，因此整个系统设计时要解决好高频信号电路的匹配和电磁兼容性问题，包括确保良好的屏蔽和接地措施减少电路间的相互干扰；在避免耦合尽量减小导体长度的同时，使导体之间的距离尽可能地远；在电源接入处需设置精致的旁路防止射频电流在电路间传播等。

b.锁相电路的仿真和设计

环路滤波器设计——环路滤波器形式和参数的选取是整个锁相环电路设计与调试的关键。在压控振荡器和检相器设计确定的情况下，环路滤波器的传输函数直接决定了整个环路的传输函数，从而在很大程度上决定环路的噪声性能、捕获和跟踪性能等。在锁相环路设计中广泛采用由有源比例积分滤波器组成的高增益二阶环路，因为这种环路具有无条件稳定性，而且有较大相位裕度。但是为了更好地抑制控制线中干扰、提高环路噪声抑制性能，在高增益二阶环的基础上附加一级RC低通滤波器。其电路形式如图3所示。

环路滤波器传递函数为：

第一项为附加的RC低通滤波器传输函数，第二项为高增益二阶环的环路滤波器的传输函数。

根据高增益二阶环传递特性，环路自然谐振频率fn=

锁相环路输入参考频率fi=46MHz。（8）式中环路阻尼系数ζ的取值直接影响环路瞬态响应。ζ值太大，环路的低通性能差，对环路相位噪声抑制不够；ζ太小，瞬态特性过长，捕捉时间过长；选择ζ=0.707。根据环路特性折衷考虑环路捕捉时间和相位噪声抑制效果，取环路fn=1MHz，fn《《fi以保证对输入频率的足够抑制。笔者使用的锁相环路电压控制振荡器的频推特性为K0=150MHz/V，检相器增益系数Kd=2V/2π。分频倍数N=128。求得环路滤波器时间常数τ2=2.34μs，τ3=1.41μs;取电容C2=2200pF， 则R3≈580Ω，R2≈1kΩ。

为提高锁相环路低通性能，在环路滤波器附加RC滤波器，在保证对控制线中干扰的足够抑制的前提下，通常要求其3dB频率点f3≥5fn以保证环路的稳定性。在实验中，取f3=10fn=10MHz，则取R1=R2=1kΩ，C1≈1200pF。

锁相环路稳定性仿真和分析——由于在二阶高增益环中附加了RC滤波器，增强了环路对相位噪声的抑制能力，但也影响了环路稳定性，有必要对环路稳定性进行判别。ADS中用波特图法仿真分析环路开环传输函数的幅频特性和相频特性，见图4。

环路仿真结果是环路的最大总相移都不超过180°，符合无条件稳定条件，即：

增益临界频率附近有57.119°的正相位裕度，验证了锁相环路是足够稳定的。

锁相环路相位噪声仿真和分析——根据锁相环路闭环传输函数（5）式，锁相环路输出信号的相位噪声谱由下式决定：

（10）式中 为输入调相信号的相位噪声谱，为分频器引入的附加相位噪声， 为检相器引入的附加相位噪声谱， 为压控振荡器附加的相位噪声谱。由于锁相环闭环传输函数H（jw）具有低通性质，即：

可见分频式锁相环路对于输入信号、分频器、检相器的附加相位噪声呈低通特性，对于压控振荡器的相位噪声呈高通特性。环路相位噪声仿真结果与该结论相符，见图5。与普通倍频器件相似，“低通型”的噪声通过分频锁相环会增加N2倍，输入参考信号来自稳定信源，其信噪比较高，而分频器输出端很小的近旁频信号在经过后，都会在压控振荡器输出一个较大的近旁频成分。所以在设计中注意对压控振荡器输出和分频器输入进行严格隔离，防止有干扰串入分频器。

c.高频电路设计

参考信号经过锁相环路获得低相位噪声、高稳定的5.888GHz信号（功率大于+10dBm），需要设计高频电路进行倍频、滤波、功率放大来达到设计频率的要求。由于采用的倍频器基波抑制不理想，倍频后仍残留有较大的5.888GHz基波信号，设计 短截线基型微波带阻滤波器对其进行滤除。带阻滤波器阻带中心频率5.888GHz，阻带衰减50dB以上，通带衰减小于3dB，两端均为50Ω微带线。带阻滤波器的谐振器为 并联开路短截线，其间为 的连接线。滤波后采用低耗能的射频放大器对信号进行功率放大以弥补滤波器的通带衰减。功率放大器电路设计主要是隔直电路的设计，选用一级耦合微带作为隔直电路，对11.776GHz信号增益可以达到10dB左右。图6给出了用网络分析仪测得的带阻滤波器和功率放大器的s12特性。

系统实验结果

在整个锁相频率综合器系统，需要测量的电路单元主要有：分频式锁相环环路特性、高频带阻滤波器特性、高频信号功率放大单元和整个频率综合系统的输出频谱特性。用Marconi 10kHz～1GHz信号发生器提供高精度46MHz参考信号，用HP8592A频谱分析仪测量输出信号频率特性。频谱结果如图7所示，系统输出信号频率点在11.776GHz，系统输出信号功率为3.64dBm。用同样频谱分析仪测量系统输出信号的单边带相位噪声。取偏离载频为1kHz的测试波形，测得其单边带相位噪声为-72.8dBc/Hz@1kHz。

利用分频锁相环技术，完成了小体积、高稳定、低相噪的固定频率微波信号发生器的设计，输出信号噪声指数达-72.8dBc/Hz@1kHz。该锁相频率振荡器已经用于LMDS系统设计和测试中，为毫米波收发系统次谐波混频器提供稳定、低相噪的11.776GHz的本地振荡源信号。