- CDMA反向链路波形发生器的设计

为了使用现代的硬件描述语言实现数字设计，必须熟悉目标硬件。大多数CPLD具有逻辑门 -> 寄存器的规则结构，Verilog代码如果遵循同样的结构将有利于高效地对应到CPLD中。这样，工程师就能支配整个综合处理的过程。如果忽略了这一点，在Verilog代码中使用了多级异步逻辑，CPLD装配器将使逻辑迅速膨胀并很快超过目标CPLD的容量，在实现异或功能时尤其如此。这里用Verilog代码描述的Walsh码发生器通过中间寄存器使用流水线技术实现异或功能，执行过程非常紧凑。

Walsh码发生器Verilog代码还体现了可靠性设计的多个要点。在每一个"always ?"部分的开始都进行一次复位条件的测试，所有相关的寄存器根据需要调整或清零。这种总是以一个已知的状态开始工作的方法是一种已被证实的用来实现可靠工作的技术。代码中还使用了单独的部分实现6位计数器，另一部分用来创造异或逻辑以选择正确的Walsh向量作为输出。最后，注意如何使用注释，在Verilog中以//符号标识。

PN发生器

CDMA发生器使用4个PN发生器。有两种基本的方法可以实现最大长度码移位寄存器：简单的反馈结构和模块化结构(见图3)。

图3. 简单的和模块化的PN发生器实例

当与所用的逻辑相比码率(码片)较慢并且反馈抽头的数量很小时，简单的PN发生器是可以接受的。当抽头数目增加时，简单的方法开始呈现出局限性，通过多级异步逻辑的延时不断增加，限制了可用的最大时钟速率。简单的PN发生器在本设计中用于模拟随机数据，时钟速率为4.8kHz。