基于Raspberry Pi的合成射频信号发生器的实现

　作者：Erbe D. Reyta, Valentin Beleca, and Mihai Bancisor

　在涉及射频（RF）的硬件测试中，最重要的考虑因素之一是选择可配置、校准且可靠的信号源。本文提供了一个完整的基于Raspberry Pi的高度集成式解决方案，用于合成RF信号发生器，该信号发生器可从DC输出最高5.5 GHz的单音，输出功率范围为0 dBm至–40 dBm。该系统基于直接数字频率合成（DDS）架构，其输出功率与频率特性经过校准，确保输出功率在整个工作频率范围内保持在目标功率水平的0.5 dB以内。

　　历史上，RF信号发生器，尤其是微波频率的RF信号发生器，是基于锁相环（PLL）合成器产生的。［1］PLL允许从低频参考产生稳定的高频。图1给出了一个基本的PLL模型。该模型由一个反馈系统组成，该系统由一个改变输出频率的压控振荡器、一个比较输入参考频率和输出频率的误差检测器以及分频器组成。当分频器的输出频率和相位等于输入参考的频率和相位时，环路处于锁定状态。［2–5］

　　图一。基本PLL模型。

　　根据具体应用，DDS架构可能是PLL频率合成器的更好替代方案。典型的基于DDS的信号发生器如图2所示。调谐字应用于相位累加器，决定输出斜坡的斜率。累加器的高位通过幅度-正弦转换器，最终到达DAC。与PLL相比，DDS架构具有明显的优势。例如，DDS数字相位累加器的输出频率调谐分辨率比基于PLL的频率合成器高得多。

　　图二。典型的基于DDS的信号发生器。

　　PLL开关时间是其反馈环路建立时间和VCO响应时间的函数，本质上比DDS慢，DDS只受其数字处理延迟的限制。就电路板尺寸而言，DDS的面积更小，有利于系统设计，因此消除了各种硬件RF设计挑战。［6］

　　以下部分将讨论基于DDS架构的完整DC至5.5 GHz正弦波信号发生器的整体系统设计CN0511。接下来将讨论矢量信号发生器架构及其规格。下一节将重点讨论系统时钟，因为它描述了时钟参考要求以及时钟管理单元和矢量信号发生器之间的电路连接。讨论还包括电源架构和系统布局，描述整个系统如何实现高能效和可接受的散热。然后，软件架构和校准部分将讨论系统软件控制和校准。在本节中，将解释软件提供的灵活控制以及如何校准输出功率。最后一部分描述整体系统性能，包括系统相位噪声、校准输出功率和系统热性能。

　　系统级架构和设计考虑

　　答：系统级设计

　　图3所示系统是一个基于DDS架构的完整DC至5.5 GHz正弦波信号发生器。一个四开关DAC内核和集成输出放大器在整个工作频率范围内提供极低的失真，并具有匹配的50ω输出端接电阻。

　　片上时钟解决方案包括参考振荡器和PLL，无需外部时钟源。所有功率均来自Raspberry Pi平台板，具有超高电源抑制比（PSRR）调节器和无源滤波，可将功率转换器对RF性能的影响降至最低。

　　图3。CN0511：基于RPI的合成射频信号发生器。

　　图4。所用矢量信号发生器（ad 9166）——功能框图。

　　图5。ADF4372 RF8x输出级。

　　图3所示架构可用于各种应用，例如雷达、自动测试、任意波形发生器和单音信号发生器。在本文中，实现了后者。以下小节将讨论CN0511中包含的主要集成器件。

　　矢量信号发生器

　　如图4所示，所用的DC至9 GHz矢量信号发生器集成一个6 GSPS （1倍，不归零模式）DAC、8通道、12.5 Gbps JESD204B数据接口和一个带多个数控振荡器（NCO）的DDS。它还是一个高度可配置的数字数据路径，包括插值滤波器、反SINC补偿和数字混频器，支持灵活的频谱规划。

　　图4所示的系统利用DAC 48位可编程模数NCO来实现非常高精度（43 μHz频率分辨率）的信号数字频移。该DAC的NCO只需要SPI写接口的100 MHz速度，即可快速更新频率调谐字（FTW）。SPI还允许配置和监控该DAC中的各种功能模块。本设计中不使用JESD通道，器件仅在NCO模式下使用。

　　图4中的矢量信号发生器集成了一个单端、50ω匹配的输出RF放大器，因此无需复杂的RF输出电路接口。表1显示了AD9166的亮点和在各种条件下的表现。

　　表1。AD9166重点规格

　　图2中的系统使用ADF4372 PLL（见图5），这是一款集成VCO的宽带频率合成器，配合外部环路滤波器和外部参考频率使用时，可以实现小数N分频或整数N分频频率合成器。此外，VCO频率连接到1、2、4、8、16、32或64分频电路，允许用户以RF8x产生低至62.5 MHz的RF输出频率。

　　时钟源的质量，如相位噪声和杂散特性，以及与高速DAC时钟输入的接口，都会直接影响交流性能。因此，相位噪声和其他频谱内容被直接调制到输出信号上。为了实现最佳整数边界杂散和相位噪声性能，ADF4372使用单端基准输入信号，然后将该信号相乘以产生高速DAC的时钟，如图6所示。

　　图6。ADF4372与AD9166之间的电路连接。

　　d：电源架构

　　如图7所示，CN0511的系统电源树使用LTM8045， LTM4622，以及ADP5073基于系统负载要求实现90%效率的开关调节器。低压差线性调节器（LDO），如ADM7150， ADM7154，以及ADP1761，为DAC、放大器、PLL和VCO供电，具有超低噪声和高PSRR，可实现最佳相位噪声性能。

　　这LTC2928电源序列器IC用于确保高速DAC以正确的顺序上电，以免损坏其内部电路。功率序列器IC监控和管理多达四个电压轨，分别控制上电时间及其其它监控功能，包括欠压和过压监控和报告。

　　e：布局考虑

　　对于这种要求最高性能和更高输出频率的应用，印刷电路板（PCB）材料的选择会对结果产生重大影响。图8显示了推荐的CN0511 PCB叠层，它在包含RF走线的层上使用Rogers 4350电介质材料，以最大限度地降低3 GHz以上信号的信号衰减，同时确保RF输出端的最佳信号完整性。

　　图7。系统电源树。

　　图8。推荐的PCB横截面和堆叠。

　　散热性能与PCB设计和工作环境直接相关。为了提高设计的散热性能，PCB散热焊盘上使用了散热过孔。

　　软件架构和校准

　　答：软件控制

　　在涉及信号发生器的任何应用中，希望仪器设备的控制简单灵活。CN0511可以被认为是即插即用的，因为它只需要一个插入Raspberry Pi的带有Kuiper Linux映像的SD卡。Kuiper Linux映像包含控制信号发生器所需的所有必要软件。有两种方法可以改变输出功率和频率：可以使用皮阿迪-IIO模块来编写代码，或者使用IIO示波器图形用户界面（GUI）来输入所需的输出。

　　PyADI-IIO是一款Python抽象模块，适用于ADI硬件和工业输入/输出（IIO）驱动器。这个模块提供了简单易用的Python方法和属性来控制硬件。该板可以用非常简单的Python代码行来控制，这些代码行可以在本地或远程运行。测试其它设备的任何扫频都可以通过简单的for循环和一些延迟来实现。

　　IIO示波器是一个跨平台的GUI应用程序，用户需要输入输出功率幅度和频率。

　　两个模块——PyADI-IIO和IIO示波器——都提供结温传感器的输出：一个在PLL IC内，另一个在矢量信号发生器IC内。图9显示了这两个软件模块以及与CN0511板通信所需的其它组件（libAD9166、LibIIO和Linux内核）。图9所示的libAD9166是精确控制输出功率所需的另一个库，它预装在Kuiper映像上。该库包含输出校准功率所需的C++代码，专用于该板。如何实现校准的理论将在“B部分：输出功率校准”中继续讨论。

　　

　　图10。输出功率与频率的关系：未校准的输出功率。

　　从测量结果来看，除了失调差异之外，每个PCB样品都显示出与图10所示相同的特性。考虑到这一点，开发了两种校准程序。第一个校准程序只进行一次，并获得校正整个形状所需的参数，使其变平，第二个程序校正每块板之间的偏移误差，并作为每块板的生产测试运行。两种校准程序都是通过输出测量、计算和基于计算的寄存器调整来完成的。

　　第一个校准程序背后的主要思想如图11所示。首先，图10中的整个特性被分成多个频率区间，这些频率区间可以用f部［x］到f最大［x］其中x是区间的索引，x ∈ ［0，31］，x是一个正整数值。对于实际的设计，选择了31个间隔，但是为了更好地举例，在图11a中只显示了三个间隔。对于每个区间，需要获得两个常数：一个用于失调校正Offset_correction（图11b），一个用于增益校正Gain_correction（图11c）。参数f部［x］也需要被存储以跟踪间隔。

　　图11。校准程序的视觉范例：（a）将特性分成多个部分；（b）每个分段的偏移校正；（c）每段的斜率校正。

　　图12a显示了第一个校准程序如何工作的伪代码流程图。为了完成这个算法，需要一个非常精确的频谱分析仪来测量输出功率（使用是德科技E5052B/R&S FSUP）。第一个程序（图12a）产生的参数用于第二个校准程序，如图12b所示。

　　图12。（a）仅运行一次的第一校准程序的伪代码流程图；（b）在每个CN0511板上运行的第二个校准程序。

　　第二个校准程序（图12b）针对生产测试中的每个PCB样本运行，并在每个时间间隔向Offset_correction参数添加相同的常数。在第二例程结束时，修改的参数Offset_ correction［x］以及Gain_correction［x］和f部［x］在每个时间间隔都存储在电路板的EEPROM中。当电路板运行时，这些参数将在软件中进一步使用。

　　为了设置校准输出功率，软件中使用公式1来计算Ioutfs_reg寄存器上调整频率fx下的输出功率所需的值。fx是区间x:FX∈［f］内的频率部［x］，f最大［x］），fx是一个实数，而f部［x］是具有x索引的间隔的最小频率。

　　如公式1所示，电路板上必须存储三个参数，以便对每个区间进行输出校正：x： Offset_correction［x］、Gain_correction［x］和f部［x］。

　　系统性能

　　答：校准输出功率

　　图13显示了CN0511在几种不同输出功率水平下的宽带补偿频带平坦度。对于0 dBm至–40 dBm之间的任何输出功率设置，从DC到5.5 GHz的整个频段内的精度为0.5 dBm。

　　图13。校准输出功率与频率的关系。

　　相位噪声

　　时钟源的质量及其与AD9166时钟输入的接口会直接影响相位噪声性能。时钟源上给定频率偏移下的相位噪声和杂散直接传递到输出信号。图14显示的是测得的单边带（SSB）相位噪声与频率偏移的关系。所有数据都是在输出功率设置为满量程的情况下收集的。片上122.88 MHz CMOS压控晶体振荡器用作系统时钟参考。

　　图14。系统相位噪声性能。

　　c：热性能

　　高速DAC的功耗接近4 W，具体取决于应用和配置。它使用裸露芯片封装来降低热阻，并允许直接冷却芯片。带有风扇的机械散热器用于散发封装的热量。连接散热器后，LTM4622显示最高的热量读数，在环境温度为25°C时约为60.6°C。

　　结论

　　本文提出了一种高频、低失真、低噪声信号源。本系统是一种低成本RF信号合成器解决方案，采用基于高速DAC的DDS架构。使用基于DDS技术的矢量信号发生器，所提出的系统提供了优于简单PLL的几个优点，例如简单、低失真、高分辨率调谐、几乎瞬时的跳频、相位和幅度调制。

　　所用DDS架构的优点是可以调整和校准输出功率以及微调输出频率。在系统中添加一个校准程序，可为用户提供从DC到5.5 GHz的输出参考音，精度为0.5 dBm，动态范围为0 dBm至–40 dBm，是实验室仪器的近乎完美的解决方案。

审核编辑：黄飞