总体设计方案之FPGA信息处理 - 可实现超高清LED显示屏的光纤控制系统

　　3. FPGA信息处理

　　大规模可编程芯片FPGA是超高分辨率LED显示屏控制系统设计的核心，所有信息包括高清音视频接收、缓存、转换、输出、控制信号嵌入、状态显示、DDR、Flash和外部设备管理等均由FPGA进行处理。与传统的LED显示屏控制系统比较，其最大不同在于10Gbps通讯。目前Altera、赛灵思、Lattice等主流FPGA制造商都能提供用于10GbE通讯的FPGA芯片，例如Altera的Stratix V（GX和GT）、Stratix IV（GX和GT）、Cyclone IV GX，Stratix II GX、Arria系列和HardCopy IV GX器件都有内置收发器，为XAUI接口的实现提供专用模式。XAUI收发器模块提供156.25MHz输入参考时钟和并行接口，带有4通道时钟数据恢复（CDR）接收器和4通道收发器阵列以及交流耦合差分接口和差分PCML驱动电路。收发器模块嵌入了专用速率匹配和时钟补偿FIFO缓冲，还采用了1:16 SerDes、16:20变换器、8B/10B编码和字对齐功能，所有这些功能都由专用XAUI状态机进行控制。每组四通道还内置了通道对齐电路，以减小XAUI接口从XAUI源到宿的偏移。收发器可提供500%的预加重和高达17dB的均衡，以补偿高频损耗。

　　带XAUI接口，并集成了物理编码子层（PCS）、万兆以太网MAC的FPGA内部逻辑结构通过XAUI接口和各种10GbE PHY器件相连。FPGA和原始视频源的接口采用Altera的Avalon-ST用户界面，64位宽度，运行在156.25MHz，具有10Gbps的全双工吞吐速率，FPGA的MDIO接口提供了一个Avalon Memory-Mapped（Avalon-MM）内存映射MDIO的桥梁，用于控制外部10GbE PHY。至于FPGA内部的万兆以太网MAC，因LED显示屏本身不是局域网终端，属于点对点高速通讯范畴，与传统千兆网控制系统一样，无需遵从万兆以太网协议，故可不予采用而简化设计。FPGA具体的软件设计可从网上参考或下载Altera公司的万兆以太网用户手册。

　　Stratix V（GX和GT）、Stratix IV（GX和GT）、Cyclone IV GX（F23和更大器件）、HardCopy IV GX、Arria II GX、Stratix II GX以及Arria GX器件中的收发器模块符合所有的IEEE 802.3ae规范，包括没有预加重时小于0.35单位间隔（UI）的抖动发生，以及最大峰峰值大于0.60UI的抖动容限。收发器模块符合IEEE 802.3正弦抖动容限模板要求。万兆以太网3.125Gbps×4通道单向数据传送速率符合IEEE 802.3ae XAUI对物理层器件和上层器件链接的定义。

　　FPGA芯片技术发展很快，高档FPGA芯片单个SerDes的速率已发展到100Gbps，某些高档型号的FPGA已具备10.3Gpbs XFI/SFI高速串行接口，例如Altera 40nm的Stratix IV GX即内嵌10Gbps PHY，可直接外挂10Gbps XFP/SFP+光纤模块，达到设计的最简化。不利因素是此类FPGA芯片造价较高，目前主要用于通信、数字广播、测试设备、大存储系统高带宽领域。另外赛灵思的Kintex-7和Virtex-7 FPGA中的GTX也提供了经济高效的12.5Gbps光学与背板应用。