电子发烧友App
可替代晶振的PLL时钟产生电路
- 时钟产生电路(6438)
相关推荐
求助，STM32G030F6P不能使用外部高速无源晶振吗？
各位大神，我在给G030配置外部高速无源晶振之后，发现无法起振。电路图就跟其他的项目一样，很常规的一个配置。G030的datasheet里面也没说不能使用外部高速无源晶振啊，但是在使用Cube进行
2024-03-21 08:15:29
STM32F407VGT6低速晶振采用外置的无源晶振32.768kHz,出现了大量的不起振怎么解决？
最近公司买进了一批新的马来西亚生产的STM32F407VGT6单片机，低速晶振采用外置的无源晶振32.768kHz,出现了大量的不起振问题，在初始化配置阶段一直在检测标志位的while循环里出不来,之前PHL标识的单片机没这个问题，请问低速晶振电路需要注意哪些点呢？
2024-03-18 06:36:45
STM32H723 RTC时钟无法使用外部晶振是什么问题呢？
STM32H723 RTC 时钟无法使用外部LSE晶振，使用LSE会初始化失败，使用LSI则能正常工作，同样的LSE配置在H743、H750上则是正常的，这是什么问题呢？MX配置如下：
2024-03-12 07:16:28
怎么判断晶振是否起振？晶振不起振该怎么办？
如果怀疑晶振不起振造成电路板上电不良，该如何进一步判定是晶振本身的不良呢?这一步的判定非常关键，因为若为晶振不振，就可以排除晶振与电路板不匹配造成电路板上电不良发生的假定。晶发电子以下介绍针对晶振
2024-03-06 17:22:17
晶振频差不一样，可以替换吗？
,而实际的产品误差值会更小。晶发电子实际测试数据显示，行业标准为±30ppm，我司产晶振可实现±5ppm。
·温度频差
在不同的温度范围(-2070℃普通级/民用级晶振；-4085℃工业级晶振；-55
2024-03-04 13:48:39
晶振的外接电容值选择不当，会对电路产生什么影响？
如果晶振的外接电容值选择不当，可能会对电路产生以下影响 ：
1.频率稳定性： 电容值过小可能导致频率稳定性下降，容易受到外界因素的干扰。电容值过大可能会使频率偏离标称值。
2.起振问题： 电容值
2024-03-04 11:33:16
什么是时钟信号？数字电路的时钟信号是怎么产生呢？
什么是时钟信号？数字电路的时钟信号是怎么产生呢？ 时钟信号，也称为时钟脉冲，是用于同步数字电路中所有操作的基本信号。它提供了一个参考频率，使得所有电路元件都能按照同样的节奏进行工作。时钟信号
2024-01-25 15:40:52
894
894
请问M480的TRNG功能如何使用外部晶振做时钟源？
请问M480的TRNG功能，如何使用外部晶振做时钟源？我做了一个PCB，上面没有32K晶振，貌似无法使用TRNG功能
2024-01-16 08:17:34
元器件经验分享-晶体与晶振对比分析
依赖外部电路来产生时钟信号。使用晶体的芯片内部通常都集成了振荡电路。
晶振只需通电即可振荡并输出时钟信号，因为其内部已经集成了振荡电路。有时，晶体被称作无源晶体，而晶振被称作有源晶体，这种称呼方式凸显了
2024-01-04 11:54:47
ADE7878晶振不起振是为什么？
参考开发板画的电路，工作模式通过跳线设为模式0，但是上电之后示波器测量晶振不起振，AVDD，DVDD和REF测量电压为0，电路图见附件，请问可能是什么原因？做了好几块板子都是这样子（ADE7878的封装是用ADI网站的软件导出的，做了钢网用机器焊接，显微镜下看的话焊点良好）
2023-12-27 07:13:36
可否直接使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚？
：
由于不希望增加时钟管理芯片增加成本，可否直接使用低抖动的有源晶振 2v5/3v3的输出如图连接？
或者 ，可否直接使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚？
2023-12-22 06:29:38
同步时两片AD2S1210需采用同一个晶振，有源晶振与无源晶振会有影响吗？
AD2S1210需采用同一个晶振，有源晶振与无源晶振会有影响吗？
2、两片ad2s1210（粗机与精机）数据读取是先后对于数值的正确有影响吗？
3、就是下面这个电路（附件中）通过SPI总线读取数据的接法正确吗？
谢谢！
2023-12-22 06:23:59
请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系？
你们好，
我们正在使用AD9779A进行设计，有如下疑问：
（1） 使用AD9779A的数据时钟信号（DATACLK）作为FPGA内部PLL的参考时钟，再用FPGA PLL产生的时钟信号把数据
2023-12-20 07:12:27
ADAS1000晶振不起振的原因?
现有一个问题想请教一下，我使用ADAS1000-3搭配STM32进行单导心电电路的搭建，对ADAS1000进行初始化后用示波器测ADAS1000的外部晶振没有信号，即没有起振。请看一下ADAS1000外围电路是否有问题，如有问题请指出，谢谢！
附件中是ADAS1000-3外围电路部分。
2023-12-19 06:12:05
AD7760的主时钟输入是用晶振还是FPGA产生的脉冲？
以下问题：（三个AD7760同步采集信号）
1、AD7760的主时钟输入是用晶振还是FPGA产生的脉冲，（目前，我们用FPGA产生的时钟）
2、每个AD7760的主时钟共用一个缓冲器
2023-12-15 07:37:21
关于有源晶振的相位抖动和相位噪音
关于有源晶振的相位抖动和相位噪音
在通信网络、无线传输、ATM和SONET等高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至
2023-12-14 09:19:08
晶振电路的并联电阻有什么用？
晶振电路的并联电阻有什么用？
在晶振电路中，并联电阻是一个重要的元件，它与石英晶体谐振器并联连接。并联电阻的作用主要有以下几点：1.频率调节
并联电阻可以调节晶振电路的频率。当并联电阻的值发生变化
2023-12-13 09:38:27
请问AD9956如果选择直接用外部晶振时钟，对晶振的频率有要求吗？
请问AD9956如果选择直接用外部晶振时钟，对晶振的频率有要求吗？一定要400M，还是只要不超过400M就可以，比如20M。谢谢！
2023-12-13 08:55:39
AD7768用无源晶振的时候晶振无法起振是为什么？
我在使用AD7768的过程中，clk_sel拉高，使用外部晶振或者LVDS，使用LVDS的时候采样正常，但是用无源晶振的时候晶振无法起振，是不是除了clk_sel拉高之外还需要什么设置才会使用外部晶振
2023-12-11 08:22:54
使用AD7175-2芯片是外部晶振没有起震，是不是软件配置一下才行？
你好，请问一下在使用AD7175-2芯片是外部晶振没有起震，是不是软件配置一下才行？
这个是我查到的芯片接口图：
这个芯片有内部时钟源和外部时钟源两种配置。
这个是时钟寄存器配置
2023-12-11 08:21:11
AD2S1210时钟输入采用8.192MHZ的有源晶振，选择晶振时对有源晶振的功率有什么要求？
设计时，AD2S1210的时钟输入采用8.192MHZ的有源晶振，选择晶振时对有源晶振的功率有什么要求？？？一个有源晶振能不能给两个AD2S1210芯片提供时钟输入？？？感谢！
2023-12-07 07:07:43
AD9361使用无源和有源晶振的区别是什么？
我们在使用AD9361的过程中发现，使用无源晶振会比使用有源晶振具备更好的带外抑制，请问这是什么原因导致的，要如何做调整，我们最终需要使用有源晶振。两者输出频谱的效果如下：
有源晶振，偏离中心
2023-12-06 07:45:51
AD9913晶振无法起振是什么问题？如何解决？
使用外部无源晶振作为时钟信号输入，在晶振引脚测量不到振荡波型，ref_CLK 和*REF_CLK引脚电压为1.1V，SYNC_CLK也无时钟波形，这是电路设计图，请看看有什么问题？这个是各个引脚的电平高低（使用的是线性通信）
2023-12-01 06:29:57
求助，关于AD9910 PLL倍频问题求解
83M（想先实现PLL倍频功能，按滤波电路弄的个频率），12倍频倍到996M，SFR3[29:28]设为11，但REFCLK_OUT没输出（PLL使能设为1
了的），不知道是不是只有用晶振时才有输出
2023-11-27 08:04:33
AD9249-65怎么外接晶振？
AD9249-65怎么外接晶振？有一个65M的晶振，如何接？问题二是差分信号线是否可以在VIVADO上面采集？问题三采集的时候是否需要input clk+和clk-？接多大的时钟信号？以及多大的电压？
2023-11-15 06:20:09
DFT如何产生PLL 测试pattern
DFT PLL向量，ATE怎么用？ 自动测试设备（ATE）对PLL（锁相环）进行测试时，我们首先要明白PLL在系统级芯片（SoC）中的重要性。它是SoC中关键的时钟或信号同步部件，其性能直接影响
2023-10-30 11:44:17662
662
了解锁相环（PLL）瞬态响应 如何优化锁相环（PLL）的瞬态响应？
了解锁相环（PLL）瞬态响应 如何优化锁相环（PLL）的瞬态响应？ 锁相环（PLL）是一种广泛应用于数字通信、计算机网络、无线传输等领域的重要电路。PLL主要用于时钟恢复、频率合成、时钟同步等领域
2023-10-23 10:10:20869
869FAQ0135 AT32MCU时钟配置错误或晶振大小选择错误导致异常
AT32MCU时钟配置错误或晶振大小选择错误导致异常在时钟配置错误或晶振大小选择错误的情况下，下载代码到开发板导致无法继续进行debug或再次下载的一系列异常情况
2023-10-23 07:12:15
可编程晶振详解「工作原理、结构、特点、应用」
主要部分组成。其工作原理为：当加电压时，石英晶体就会产生振动，并产生电信号，此信号被检测并数字化后，再通过处理器进行解调，最后输出所需的频率信号。
二、可编程晶振的结构主要有以下几个部分：
晶体：晶体
2023-10-14 17:38:14
时钟发生器由哪些部分组成？锁相环pll的特点是什么？
时钟发生器由哪些部分组成？锁相环pll的特点是什么？如何用硬件配置pll 时钟发生器是指通过特定的电路设计产生适合各种电子设备使用的时钟信号的器件。时钟发生器由多个部分组成，其中最核心的是锁相环
2023-10-13 17:39:50443
443
如何抑制时钟电路产生的电磁辐射？
如何抑制时钟电路产生的电磁辐射？ 在现代电子工业中，时钟电路是不可或缺的，尤其是在数字电路中，时钟电路起着控制数据流动的作用。然而，在时钟电路运行时，它会产生电磁辐射，这会对周围的设备和人体健康造成
2023-09-12 17:06:49554
554用FPGA的锁相环PLL给外围芯片提供时钟
用FPGA的锁相环PLL给外围芯片提供时钟 FPGA锁相环PLL（Phase-Locked Loop）是一种广泛使用的时钟管理电路，可以对输入时钟信号进行精确控制和提高稳定性，以满足各种应用场
2023-09-02 15:12:341319
1319新唐无晶振USB解决方案应用实例
振产生的问题，且为了因应现代电子产品轻、薄、短、小的外型，推出了无晶振USB解决方案－内建精准48 MHz高精度高速 RC 震荡器，可抗电源干扰且可即时进行同步校正，此方案让客户在电路设计过程中
2023-08-28 06:56:34
什么是时钟电路 时钟电路的原理和作用
时钟电路的原理基于振荡器和时序控制逻辑。振荡器负责产生稳定的周期性信号，而时序控制逻辑用于控制和同步各个电子组件的操作和通信。
常用的振荡器包括晶体振荡器、RC振荡器和串扰锁相环（PLL
2023-08-24 15:40:108076
8076
STM32F407VGT6低速晶振不起振的问题，请问低速晶振电路需要注意哪些点呢？
最近公司买进了一批新的马来西亚生产的STM32F407VGT6单片机，低速晶振采用外置的无源晶振32.768kHz,出现了大量的不起振问题，在初始化配置阶段一直在检测标志位的while循环里出不来,之前PHL标识的单片机没这个问题，请问低速晶振电路需要注意哪些点呢？
2023-08-07 08:52:11
常见的时钟产生电路有哪些 PLL/DLL电路的优缺点
双沿时钟使得原本一个周期输出/输入一个数据的架构，改变为一个周期输出/输入两个数据，这样在不升高时钟频率的前提下，提升了信号的吞吐率，从而带来「性能的提升」。
2023-08-05 09:50:512625
2625
如何建立一个简单的PLL电路
本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对PLL操作有基本的了解。
2023-07-10 10:22:24789
789
NUC029使用外部晶振无法起振是为什么？
使用内部晶振程序是可以跑起来的，但是使用外部晶振，程序一直在等待，请问这是什么原因？（晶振使用的是12M无源晶振，不知道是不是有源无源的问题）
void SYS_Init(void
2023-06-15 08:55:30
关于内核时钟配置函数的相关疑问求解
外部晶振是否正常运行，如果正常运行设置到外部晶振，然后设置PLL为50MHz,
如果晶振没有正常运行设置PLL时钟源为HIRC，同样设置PLL到50MHz
然后再将HCLK设置到PLL上去。
2023-06-15 06:17:09
晶振匹配电容的问题
我有一块STM32U575的板子，没焊外部高速晶振，本来上面标着16兆晶振，四个脚的，我在淘宝上买了一些32M的晶振。
淘宝上写着匹配晶振8pF,我忘买了，搞了两个4.7pF的晶振，用STM32CubeMX生成代码，就是让一个灯闪。
可是灯一直不闪。我想会不会是匹配晶振的原因。请高手指教，谢谢！
2023-06-02 16:42:20
S32K3在ESD测试时保持运行，PLL_LOL时cpu时钟可以切换到FIRC吗？
。
我们试图通过改变GM_SET寄存器来提高晶振强度，但没有任何改善。而我们尝试设置DCMRWP3[9]为1，当PLL_LOL时S32K不会复位，但mcu会停止，只有复位才能恢复。
我们需要 S32K3 在 ESD 测试时保持运行。PLL_LOL 时 cpu 时钟可以切换到 FIRC 吗？
2023-05-30 06:49:01
能否使用10M有源时钟替换24M外部晶振？
我这边的应用对MCU的时钟有要求，无法使用24M的晶振，只能提供一个10M的有源时钟。芯片手册中没有规定外部时钟的最大值和最小值，只是写了一个典型值24M。用户手册中提到了有几个模块是直接使用的外部时钟，像vad、ptmr、usb等。请问能否用10M有源时钟替换24M晶振？
2023-05-26 06:26:07
【CW32饭盒派开发板试用体验】- 外部时钟配置
学习下配置开发板的外部时钟。
一、时钟配置
开发板上使用的外部晶振是8M，配置PLL到64MHz系统时钟。
1.1、开发板上的外部晶振
1.2、系统内部时钟图
二、代码
配置外部时钟程序代码
2023-05-11 11:35:34
IP CORE 之 PLL- ISE 操作工具
开发板外部扩展针，输出频率为100MHz和频率为10Mhz的方波，并利用示波器进行测量。设计分析开发板的晶振为50MHz，FPGA内部嵌入有PLL模块。使用PLL模块可以方便快速的产生100MHz
2023-04-06 16:04:21
工商网监
评论