Altera在28nm FPGA中整合双核心ARM A9核心

Altera公司日前推出采用 ARM 架构的 SoC FPGA 系列产品，在单芯片中整合了28nm Cyclone V 和 Arria V FPGA 架构、双核心 ARM Cortex-A9 MPcore 处理器、错误更正码(ECC)保护内存控制器、周边和高性能互联，适用于汽车、工业、影像监控、无线基础设施、计算机和储存等领域。

这些SoC FPGA继承了ARM的软件开发工具、除错器、操作系统、中间件和应用程序等辅助系统功能。用户可以利用Altera的SoC FPGA开发流程，迅速建立可订制的ARM架构系统，减小了各种应用中嵌入式系统的电路板面积、功率消耗和成本，同时提升了性能。

ARM处理器部门市场营销副总裁Jim Nicholas评论表示：「架构在28nm制程技术的SoC FPGA，呈现了嵌入式系统在效能与增加容量上，令人兴奋的崭新发展方向。这些组件能够大幅地帮助嵌入式系统设计人员缩短产品面市时间，降低成本和增进功率效益，同时还可以从ARM软件辅助系统的广泛支持中获得益处。」

Altera的Cyclone V SoC和Arria V SoC FPGA的处理器系统采用了双核心800 MHz ARM Cortex-A9 MPCore处理器，NEON媒体处理引擎、单精度╱双精度浮点单元、L1和L2高速缓存、ECC保护内存控制器、ECC保护高速暂存内存，以及多种常用周边。这个处理器系统可提供高达4,000 DMIPS的峰值性能，而功率消耗不到1.8瓦，同时处理器系统和FPGA架构可以独立供电，能够以任意顺序配置和启动。运作起来后，可以根据需要关闭FPGA部分，以降低系统功率消耗。

透过大传输量数据通路实现ARM Cortex-A9处理器系统和FPGA的互联，可提供125-Gbps以上的峰值带宽以及一致性很好的整合数据，两颗芯片的解决方案将无法实现这种性能水平。整合的单芯片SoC FPGA支持电路板设计人员在处理器和FPGA之间不采用外部IO通路，大幅度降低了系统功率消耗。

Altera的SoC FPGA系列利用了其28nm系列产品，透过订制满足了用户的功率消耗、性能和成本要求，在多个方面进行创新，这些创新包括制程技术、收发器技术、IO资源和硬式核心IP。Cyclone V SoC FPGA和Arria V SoC FPGA的推出将这一系列产品进一步拓展至嵌入式处理市场。

Cyclone V SoC FPGA和Arria V SoC FPGA采用低功率消耗28-nm制程(28LP)。这些系列具有分别在5-Gbps和10-Gbps运作的嵌入式收发器，FPGA架构包括精度可调DSP模块，以及高达三个ECC保护内存控制器。Altera的Cyclone V SoC FPGA具有110K逻辑单元(LE)，并提供业界最低的系统成本和功率消耗，性能水平让此组件非常适合差异化的大批量应用，包括下一代单芯片工业驱动器、先进的驾驶辅助系统以及影像监控等。Arria V SoC FPGA在成本和性能上达到均衡，可提供中阶应用最低的整体功率消耗，此组件具有高达460K LE，适用于包括远程射频前端、LTE基地台与多功能打印机等有较高性能运算需求的应用。

Altera的SoC FPGA透过使用可同时支持Cortex-A9 MPCore处理器和FPGA的共同工具与开发流程，同时让硬件与软件团队能够将生产力最大化，设计师可以使用Altera的Quartus II软件来建立客制化的周边与硬件加速器，并使用Altera的Qsys系统整合工具来将它们整合到处理器系统之中。Qsys透过自动产生互联逻辑来连接硅智财(IP)功能与子系统，以加速硬件设计流程。Qsys会自动产生针对FPGA进行优化的网络单芯片(NoC)互联，提供较高的效能，增进设计重用并提供更快的验证速度。Qsys支持业界标准的接口，包括Avalon内存映像和Avalon串流接口，以及来自ARM的AMBA AXITM，让用户可以在单一设计中运用与重用具有多种接口的IP核心。因为SoC FPGA是架构在标准的ARM Cortex-A9 MPCore处理器之上，因此它们可以兼容于既有的ARM软件辅助系统，可以立即开始在Altera的SoC FPGA虚拟目标上针对采用SoC FPGA的系统架构进行软件开发。

Altera 日前也发布了首款 SoC FPGA 虚拟目标软件开发环境，可在Linux与VxWorks上运行，并针对Altera的SoC FPGA立即进行特定组件的软件开发。

SoC FPGA虚拟目标是采用来自Synopsys公司成熟的虚拟原型解决方案，它是采用PC架构的Altera SoC FPGA开发电路板来进行功能性仿真。虚拟目标是一种二进制程序代码与缓存器兼容，功能相当于一块SoC FPGA电路板的产品，用于确保在虚拟目标上开发的软件，可以用最小的心力来移植到实际的电路板上，目前可在Linux与VxWorks上运行，并支持领先的ARM辅助系统开发工具。虚拟目标让嵌入式软件工程师能够使用熟悉的工具，来开发他们的应用软件，尽量地可重复使用传统的程序代码，并前所未有地让工程师能从目标控制与目标可见度的层级上获得更多生产力，这对复杂的多核心处理器系统开发来说相当重要。

SoC FPGA虚拟目标提供一种已预先建立、已可使用、二进制程序代码与缓存器兼容的PC架构仿真模型，具有可在Altera的Cyclone V与Arria V SoC FPGA上找到，相同的双核心ARM Cortex-A9 MPCore处理器与系统周边，并搭配电路板层级的零组件，包括DDR SDRAM、闪存与虚拟I/O。为了让应用软件开发能够同时涵盖硬式处理器系统与客制化设计的FPGA架构IP，Altera将提供一种称为FPGA回路延伸的选项到虚拟目标之中，这个延伸选项使用Altera FPGA开发电路板，透过PCIe接口来连接到PC架构的虚拟目标。虚拟目标与FPGA回路延伸可一起让用户增加客制化的周边与硬件加速器到处理器子系统之中，为它们建立组件驱动程序，并在最终硬件推出之前整合应用软件，以便用最小的心力来让特定组件专用韧体与应用软件，移植到实际的硬件之上。

虚拟目标一开始将会支持Linux与VxWorks，嵌入式软件开发者可以使用已经搭配好SoC FPGA开发版上所有主要零组件的组件驱动程序，并预先建立Linux核心系统，便可轻易地在虚拟目标上启动Linux，也可以从Altera免费下载预先建立的通用公共授权(GNU)工具链与Linux原始码。针对虚拟目标开发的VxWorks电路板支持套件(BSP)将可在本季推出，未来还将会针对其他的嵌入式操作系统推出更多的电路板支持套件。

虚拟目标还针对独特的仿真环境提供辅助系统工具兼容性与附加的除错能力，支持虚拟目标的开发工具包括GNU工具、ARM RVDS、ARM Development Studio 5 (DS-5)、Lauterbach TRACE32除错器，以及Wind River Workbench。做为仿真模型，虚拟目标提供系统在除错时拥有更多可见度，让用户能够更大幅度地控制目标的执行 (特别是在多核心系统)，并可执行许多很难或不可能在硬件上执行的除错工作。