Silicon Labs扩展其PCIe时钟发生器和时钟缓冲器产品组合

　　Silicon Laboratories (芯科实验室有限公司)日前宣布扩展其PCI Express(PCIe)时钟发生器和时钟缓冲器产品组合，为业界提供范围最广的时钟解决方案，以满足PCIe Gen 1/2/3标准的严格要求。Silicon Labs扩展的PCIe定时产品组合包括现用Si5214x时钟发生器和Si5315x时钟缓冲器，此两款产品针对功耗和成本敏感型PCIe应用;同时还包括针对FPGA和SoC设计应用的Si5335网络定制时钟发生器/缓冲器，这些设计要求支持多种差分时钟格式，同时还需符合PCIe标准。

　　PCIe互连标准已被大量应用广泛采用，包括：消费类电子产品、刀片服务器、存储、嵌入式计算、IP网关和工业系统。PCIe接口也可用于FPGA和SoC装置，为设计者提供灵活和高性能系统内数据传输解决方案。Silicon Labs公司利用其专利混合信号技术为PCIe设计提供一套灵活的时钟解决方案，可满足不同市场和应用需求。

　　Silicon Labs公司定时产品总经理Mike Petrowski表示：“通过把‘一站式采购’定时IC供应模式带给PCIe市场，我们能为客户提供最大灵活性，使客户根据其PCIe应用需求选择最佳时钟解决方案，我们扩展的PCIe 定时解决方案组合是开发人员现用时钟选项的完整补充，包括最小化功耗、增强信号集成度和降低成本，同时也为基于FPGA设计提供业内高度定制化的时钟发生器和缓冲器。”

        价格和供货

　　Silicon Labs公司最新PCIe时钟发生器和缓冲器IC现已开始供货，支持多种小尺寸封装。对于一万颗采购量，Si5214x时钟发生器单价为0.96美元起;Si5315x时钟缓冲器单价为0.94美元起;200MHz输出配置的Si5335时钟发生器/缓冲器单价为3.01美元起。

　　Silicon Labs公司还提供评估平台，加速PCIe应用开发。 Si52144-EVB 4路输出时钟发生器评估板、Si52154-EVB 4路输出时钟缓冲器评估板和Si5338-EVB时钟发生器/缓冲器评估板(安装最新的ClockBuilder桌面软件可用于对Si5335进行评估)，单个售价为125美元。 Si52147-EVB 9路输出时钟发生器评估板和Si52159-EVB 9路输出时钟缓冲评估板，单个售价为175美元。

　　现用PCIe时钟解决方案

　　Si5214x时钟发生器和Si5315x时钟缓冲器产品系列有2-9路的时钟输出，提供业界最高性能。新型PCIe时钟发生器和缓冲器的电源效率为其他时钟方案的两倍，更低功耗有助于减少散热、减少额外冷却组件和电源稳压器的需要;同时此芯片满足PCIe对抖动性能最大50%容差的要求，带来更好系统稳定性和降低误码率。

　　为进一步简化设计复杂性，Si5214x和Si5315x产品利用输出缓冲技术来集成所有外部终端电阻，从而减少组件数量、BOM成本、板面积和功耗。作为市场上最小PCIe时钟装置，新型时钟发生器和缓冲器是空间受限型应用的理想选择。

　　为克服电磁干扰(EMI)和射频干扰(RFI)，Si5214x 和Si5315x产品系列每个独立输出均具有可编程边沿速率和失真控制。使用内置I2C接口，开发人员无需更多组件即可微调信号并修复运行中的完整性问题。此信号完整性调节能力使产品更符合对EMI的要求，缩短PCIe电路板设计上市时间。

　　网络定制4路时钟发生器/缓冲器

　　Si5335时钟发生器/缓冲器IC是业界最容易定制的时钟解决方案，特别针对PCIe和基于FPGA应用所面临的定时挑战。通过Silicon Labs公司网站www.silabs.com/Clockbuilder易于使用的ClockBuilder™ Web配置实用工具，客户可以在2周内获得工厂定制化、引脚控制的Si5335器件(没有最小订单限制)，Si5335输出可配置多达四个输出频率，范围为1-350 MHz任意组合。单一零件型号可以最多指定3个唯一的器件配置，因此Si5335可以代替3个独立时钟发生器或缓冲器，从而允许开发人员在多个设计中重复使用定制Si5335器件。

　　Si5335时钟发生器/缓冲器IC可提供高达5个用户可分配控制引脚，以简化PCIe和基于FPGA的系统设计，并使用PCIe兼容的扩频时钟选项来简化EMI兼容性。 Si5335器件采用Silicon Labs专利MultiSynth小数分频技术，使其在每个输出时钟上的任意频率合成均具有亚皮秒级抖动性能。Si5335性能超越PCIe、以太网和海量存储行业标准的性能要求，其最大抖动为0.45ps(rms)，优于PCIe 3.0抖动性能要求(1ps)两倍多。

　　Si5335通过支持任意差分格式组合，例如LVPECL、LVDS、CML和单端格式(比如LVCMOS)，简化多芯片时钟面临的挑战，并减少时钟发生器和缓冲器数量，芯片支持4个差分输出或多达8个LVCMOS输出的任意组合。输出格式的灵活性使设计人员容易适应PCIe、FPGA和SoC嵌入式应用中常见的对多种输出信号格式和电源电压的要求。