本文主要介绍的是阻抗匹配，首先介绍了阻抗匹配条件，其次阐述了如何理解阻抗匹配及常见阻抗匹配的方式，最后介绍了pcb阻抗匹配如何计算，具体的跟随小编一起来了解一下。
阻抗匹配简介
阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。
阻抗匹配条件
①负载阻抗等于信源内阻抗，即它们的模与辐角分别相等，这时在负载阻抗上可以得到无失真的电压传输。
②负载阻抗等于信源内阻抗的共轭值，即它们的模相等而辐角之和为零。这时在负载阻抗上可以得到最大功率。这种匹配条件称为共轭匹配。如果信源内阻抗和负载阻抗均为纯阻性，则两种匹配条件是等同的。
阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。
当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份绝对值相等而符号相反。这种匹配条件称为共扼匹配。
阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。史密夫图表上。电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。
怎样理解阻抗匹配
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。
我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/（R+r），可以看出，负载电阻R越小，则输出电流越大。负载R上的电压为：Uo=IR=U*［1+（r/R）］，可以看出，负载电阻R越大，则输出电压Uo越高。再来计算一下电阻R消耗的功率为：
P=I*I*R=［U/（R+r）］*［U/（R+r）］*R=U*U*R/（R*R+2*R*r+r*r）
=U*U*R/［（R-r）*（R-r）+4*R*r］
=U*U/{［（R-r）*（R-r）/R］+4*r}
对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中［（R-r）*（R-r）/R］，当R=r时，［（R-r）*（R-r）/R］可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U*U/（4*r）。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共厄匹配。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。
在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不匹配（相等）时，在负载端就会产生反射。为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论。传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。例如，常用的闭路电视同轴电缆特性阻抗为75欧，而一些射频设备上则常用特征阻抗为50欧的同轴电缆。另外还有一种常见的传输线是特性阻抗为300欧的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线。因为电视机的射频输入端输入阻抗为75欧，所以300欧的馈线将与其不能匹配。
实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300欧到75欧的阻抗转换器（一个塑料包装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大的）？它里面其实就是一个传输线变压器，将300欧的阻抗，变换成75欧的，这样就可以匹配起来了。这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配。如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。
当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用。第三，可以考虑使用串联/并联电阻的办法。一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。
为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包。如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服。但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹力。相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。另一个例子，不知道大家有没有过这样的经历：就是看不清楼梯时上/下楼梯，当你以为还有楼梯时，就会出现“负载不匹配”这样的感觉了。当然，也许这样的例子不太恰当，但我们可以拿它来理解负载不匹配时的反射情况。
常见阻抗匹配的方式
1、串联终端匹配
在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。
匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。
串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。
常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。
2、并联终端匹配
在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。
匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。
并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。
常见应用：以高速信号应用较多。
（1）DDR、DDR2等SSTL驱动器。采用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联匹配电阻是内置在芯片中的。
（2）TMDS等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD，单端阻抗为50欧姆（差分对间为100欧姆）。
pcb阻抗匹配如何计算
在我们画四层板、六层板或者更高层板的时候，必须考虑一个问题——导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。所以在PCB设计中我们就必须考虑到阻抗匹配的概念，然后对设计的走线线宽、线间距进行计算。
首先我们来了解一下PCB生产板材：芯板、PP板，下表列出了其厚度与介电常数之间的关系。
下面以一个1.6mm板厚、板材为FR4的6层板为案例来分析叠层以及阻抗。
我们设计层压厚度的时候一般是层压的厚度要比成品的厚度小0.1mm左右（考虑到铜厚和残铜率的问题），下面是我们常用的一个6层层压结构：
层压厚度=0.07*2+0.14*2+0.195*2+0.7=1.51mm（比要求的1.6mm板厚少0.1mm）
注意层压结构是上下对称的，以上这种6层层压结构也叫做假8层。
以下就是根据阻抗大小，利用软件Si9000，来计算走线线宽与线间距。
阻抗一般规律：介质厚度、线距越大，阻抗值越大；介电常数、铜厚、线宽越大，阻抗越小。通常利用这个规律进行微调，使得最终的计算结果接近预定的阻抗值。
1.1）在L1/L6上，要求阻抗值50欧姆，单走线：线宽5.5mil
以上单位是mil
首先是选择模型，H1为表面到参考层的距离，即L1到L2，0.07mm，上图单位是mil；Er1是L1、L2之间PP板的介电常数，1080，3.65；W1为下线宽，W2为上线宽，板子腐蚀是从上到下的，不是绝对的平整，所以业界规定，W1是走线宽度，W2比W1短0.5mil；T1是表层的铜厚，HOZ，0.6mil。以上数字填进去之后，点击“More”上方的Calculate，可以得到Z0为50.78，在10%以内，符合要求。
1.2）在L1/L6上，要求阻抗值90欧姆，差分走线：线宽6mil，线间距6mil
图中的S1表示差分线间距。
1.3）在L1/L6上，要求阻抗值100欧姆，差分走线：线宽5.1mil，线间距9mil
2.1）在L3/L4上，要求阻抗值50欧姆，单走线：线宽5.8mil
模型选择：隔一个参考层比较近，隔另一个参考层比较远。比如在L3上，参考层分别为L2、L5。
以上单位是mm
我们可以这么理解，在L3上走线，距离L2的厚度就是H3=0.14mm，介电常数3.95；距离L4的厚度就是H2=0.195+0.7+0.195=1.09mm，平均介电常数4.2；距离L5的厚度就是H1=0.14mm，介电常数3.95。然后将单位换算成mil，走线宽度W1=5.8mil，W2=5.3mil，L3的铜厚T1=1OZ=1.2mil，计算可得此时的阻抗为50欧姆。
2.2）在L3/L4上，要求阻抗值90欧姆，差分走线：线宽5.5mil，线间距9mil
2.3）在L3/L4上，要求阻抗值100欧姆，差分走线：线宽4.3mil，线间距9mil
3）最后，我们将上面计算的线宽、线间距统一用一个表格列出来：
