l6599d引脚图
l6599d引脚电压
L6599D引脚功能
1.Css：软启动端。此脚与地（GND）间接一只电容Css，与4脚（RFmin）间接一只电阻Rss，用以确定软启动时的最高工作频率。当Vcc（12脚）《UVLO（低电压闭锁），LINE（7脚）《1.25V或》6V，DIS（8脚）》1.85V（禁止端），ISEN（6脚）》1.5V，DELAY（2脚）》3.5V，以及当ISEN的电压超过0.8V或长时间超过0.75V时，芯片关闭，电容器Css通过芯片内部开关放电，以使再启动过程为软启动。
2.DELAY：过载电流延迟关断端。此端对地并联接入电阻Rd和电容Cd各一只，设置过载电流的最长持续时间。当ISEN脚的电压超过0.8V时，芯片内部将通过150uA的恒流源向Cd充电，当充电电压超过2.0V时，芯片输出将被关断，软启动电容Css上的电也被放掉。电路关断之后，过流信号消失，芯片内部对Cd充电的3.5V电源被关断，Cd上的电通过Rd放掉，至电压低于0.3V时，软启动开始。这样，在过载或短路状态下，芯片周而复始地工作于间歇工作状态。（Rd应不小于2V/150uA＝13.3kΩ。Rd越大，允许过流时间越短，关断时间越长。）
3.CF：定时电容。对地间连接一只电容Cf，和4脚对地的RFmin配合可编程振荡器的开关频率。
4.RFmin：最低振荡频率设置。4脚提供2V基准电压，并且，从4脚到地接一只电阻RFmin，用于设置最低振荡频率。从4脚接一只电阻RFmax，通过反馈环路控制的光耦接地，将用于调整交换器的振荡频率。RFmax是最高工作频率设置电阻。4脚―1脚―GND间的RC网络实现软启动。
5.STBY：Standby，间歇工作模式门限（《1.25V）。5脚受反馈电压控制，和内部的1.25V基准电压比较，如果5脚电压低于1.25V的基准电压，则芯片处于静止状态，并且只有较小的静态工作电流。当5脚电压超过基准电压50mV时，芯片重新开始工作。这个过程中，软启动并不起作用。当负载降到某个水平之下（轻载）时，通过RFmax和光耦（参见结构图），这个功能使芯片实行间歇工作模式。如果5脚与4脚间没有电路关联，则间歇工作模式不被启用。
6.ISEN：电流检测信号输入端。6脚通过电阻分流器或容性的电流传感器检测主回路中的电流。这个输入端没有打算实现逐周控制，因此必须通过滤波获得平均电流信息。当电压超过0.8V门限（有50mV回差，即一旦越过0.8V，而后只要不回落到0.75V以下，就仍然起作用），1脚的软启动电容器就被芯片内部放电，工作频率增加以限制功率输出。在主电路短路的情况下，这通常使得电路的峰值电流几乎恒定。考虑到过流时间被2脚设置，如果电流继续增大，尽管频率增加，当电压超过另一比较器的基准电压（1.5V）时，驱动器将关闭，能量损耗几乎回到启动之前的水平。检测信息被闭锁，只有当电源电压Vcc低于UVLO时，芯片才会被重新启动。如果这个功能不用，请将4脚接地。
7.LINE：输入电压检测。此端由分压电阻取样交流或直流输入电压（在系统和PFC之间）进行保护。检测电压低于1.25V时，关闭输出（非闭锁）并释放软启动电容器。电压高于1.25V时重新软启动。这个比较器具有滞后作用：如果检测电压低于1.25V，内部的15uA恒流源被打开。在7脚对地间接一只电容，以消除噪声干扰。该脚电压被内部的6.3V齐纳二极管所限，6.3V齐纳二极管的导通使得芯片的输出关断（非闭锁）。如果该功能不被使用，该脚电压在1.25V到6V之间。
8.DIS：Disable，闭锁式驱动关闭。该脚内部连接一只比较器，当该脚电压超过1.85V时，芯片闭锁式关机，只有当将芯片工作电压Vcc降低到UVLO门限之下时，才能够重新开始工作。如果不使用此功能，请将该引脚接地。
9.PFC_STOP：打开PFC（功率因数校正）控制器的控制渠道。这个引脚的开放，是为了停止PFC控制器的工作，以达到保护目的或间歇工作模式。当芯片被DIS》1.85V、ISEN》1.5V、LINE》6V和STBY《1.25V关闭时，9脚输出被拉低。当DELAY端电压超过2V，且没有回复到0.3V之下时，该端也被拉低。在UVLO（低压闭锁）期间，该引脚是开放的。允许此脚悬空不使用。
10.GND：芯片地。回路电流为低端门极驱动电流和芯片偏置工作电流之和。所有相关的地都应该和这个脚连通，并且要同脉冲控制回路分开。
11.LVG：低端门极驱动输出。该脚能够提供0.3A的小驱动电流。源极0.8A（？）。吸入（？）峰值电流驱动半桥电路的低端MOS管。在UVLO期间，LVG被拉低到地电平。
12.Vcc：电源包括芯片的信号部分和低端MOS管的门极驱动。接一只小的滤波电容（0.1uF）有利于芯片信号电路得到一个干净的偏置电压。
13.N.C.：空引脚，用于高电压隔离，增大Vcc和14脚间的间距。该针内部没有连接，与高压隔离，并且使得在PCB上能够满足安全规程（漏电距离）的要求。
14.OUT：高端门极驱动的浮地。为高端门极驱动电流提供电流返回回路。应仔细布局以避免出现太大的低于地的毛刺。
15.HVG：高端悬浮门极驱动输出。该脚能够提供0.3A的小驱动电流。源极0.8A（？）。吸入（？）峰值电流驱动半桥电路的上端MOS管。有一只电阻通过芯片内部连接到14脚（OUT）以确保在UVLO期间不悬浮驱动。
16.VBOOT：高端门极驱动浮动电源。在16脚（Vboot）与14脚（OUT）间连接一只自举电容Cboot，被芯片内部的一个自举二极管与低端门极驱动器同步驱动。这个专利结构替换通常使用的外在二极管。