专题74ls138的引脚及功能

74LS138介绍，关于138译码器的引脚，内部结构以及其工作时的情况

本资料有74ls138真值表_74ls138功能表。

54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,

74LS138英文手册，感兴趣的小伙伴们可以瞧一瞧。

74LS138 datashee—英版数据手册，感兴趣的可以看看哦。

基础的电子类资料，电子工程师必备文档，快来学习吧

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include #include void

基于8051的Proteus仿真-74LS138译码器应用

基础的电子类资料，电子工程师必备文档，快来下载学习吧

74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下： 　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include <reg52.h>#include <intrins.h&

74LS138中文资料

#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时，大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<

　　74LS138的逻辑功能 　　三个译码输入端(又称地址输入端)A2、A1、A0，八个译码输出端 ，以及三个控制端(又称使能端) 、 、 。 　　、 ， 是译码器的控制输入端，当

本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。

74ls138引脚图 74HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁 止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将 的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出引脚的波形。解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类：（1）二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。（2）二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。（3）显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48（或74LS248）共阳数码管译码驱动74LS47（或74LS247）等。2.译码器实验（1）将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注： 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中，输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ～ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 （2）将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。 译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点●　二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。●　在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。●　有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中，A2、A1、A0 ------ 输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端； S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译 码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。） 七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4．译码器应用举例 译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为 然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ产生m0～m7 ；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进行"与非"运算，即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图

单片机74LS138扩展中断硬件连接：代码：#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;

本文档的主要内容详细介绍的是74LS138译码器的应用程序和电路图免费下载。

74LS138高速的硅栅CMOS器件芯片学习参考手册免费下载。

74LS138译码器应用--基于8051+Proteus仿真

本文档的主要内容详细介绍的是74LS138译码器应用的仿真电路图免费下载。

　　在数字电路中，常用的中等规模集成二进制译码器种类很多，为了便于扩展译码器的输入变量，集成译码器常带有若干个选通控制端（使能端或控制端）。本文在非扩展状态下，研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能，明显削弱了电路的复杂性，有效地降低了生产成本。

These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use

基于AT89C51单片机74LS138译码器应用Proteus仿真及程序

基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。

dm74ls138_英文版资料，有兴趣的同学可以下载学习

本帖最后由 gk320830 于 2015-3-9 15:46 编辑

74HC244的引脚功能引脚

74ls详细资料

单片机74系列数字芯片资料

本文档的主要内容详细介绍的是使用单片机实现74LS138选通8位LED数码管动态显示的仿真文件免费下载。

74LS688/74LS682/74LS684/74LS685/74LS687 pdf datasheet

基于89c51的74ls138模块的四位数码管动态显示简介本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

74ls00 2 输入四与非门 74ls01 2 输入四与非门 (oc) 74ls02 2 输入四或非门 74ls03 2 输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/ 驱动器 (oc,30v) 74ls07 六高压输

74LS系列功能表 74系列全套

74L系列芯片74LS02

74L系列芯片74LS12

74L系列芯片74LS25

74L系列芯片74LS27

74L系列芯片74LS05

74L系列芯片74LS09

74L系列芯片74LS16

74L系列芯片74LS17

74L系列芯片74LS10

74L系列芯片74LS20

74L系列芯片74LS21

74L系列芯片74LS03

74L系列芯片74LS04

74L系列芯片74LS06

74L系列芯片74LS07

74L系列芯片74LS11

74L系列芯片74LS15

74L系列芯片74LS14

74L系列芯片74LS22

74L系列芯片74LS26

　74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器 ， D0～D7为数据输入端，Q0～Q7为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。（1）1脚是复位/MR，低电平有效，当1脚是低电平时，输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部输出0，即全部复位。（2...

74L系列芯片74LS01

74L系列芯片74LS00

74L系列芯片74LS08

74L系列芯片74LS13

74L系列芯片74LS14

蓝桥杯单片机设计与开发（1）蓝桥杯单片机组比赛采用的是国信长天CT107D开发板，处理器采用的是STC15F2K60S,今天我向大家介绍的是怎样 建立多文件多文件工程 以及 74HC138 的使用的方法。对文件工程的创建方法：（1）多文件创建有两个要点:1.以.h开头文件的包括；2…c文件的添加（2）1.首先创建文件夹“点亮LED”，并且在文件夹内创建者三个文件夹用来存储工程文件，....

这是单片机的三八译码器

These Schottky-clamped circuits are designed to be used,in high-performance memory-decoding or data-routingapplications, requiring very short propagation delay times.In high-performance memory systems these decoders canbe used to minimize t

74、74HC、74LS系列芯片对比，

For a complete data sheet, please also download:• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information• The IC06 74HC/HCT/HCU/HCMOS Logic Package Ou

The SN74LS90/SN74LS92/SN74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-eight (LS93) s

本帖最后由 gk320830 于 2015-3-4 12:23 编辑 74ls芯片资料全集，仅供参考

74HC138：三八译码器 74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输...

资料

MM54HC138/MM74HC1383-to-8 Line DecoderGeneral DescriptionThis decoder utilizes advanced silicon-gate CMOS technology,and is well suited to memory address decoding or datarouting applications. The circuit features high n

The ’HC138, ’HC238, ’HCT138, and ’HCT238 are high speed silicon gate CMOS decoders well suited to memory address decoding or data routing applications. Both circuits feature low power consumption usually associated with CMOS cir

74ls244芯片资料及功能作用,These buffers/line drivers are designed to improve both theperformance and PC board density of TRI-STATE buffers/drivers employed as memory-address drivers, clock drivers,and bus-oriented t

一、模块题目二、芯片简述1、74HC138：三八译码器（3个输入，8个输出）2、74HC573：锁存器（20个引脚，D1D8是数据输入端，Q1Q8是数据输出端，LE为锁存控制端。）LE为高电平时，Q1Q8输出和D1D8输入是一样的；LE为低电平时，Q1Q8输出不受D1D8输入的变化影响。3、74HC02：或非门可以通过J13的跳帽选择是WR还是GND作为74HC02的输入。如果译码器的Y4输出低电平，那么74HC02的输出Y4C将为高电平。三、源码//头文件：#include

本帖最后由 eehome 于 2013-1-5 09:49 编辑 求74HC4017的引脚功能的材料,谢谢....:handshake

74HC138；74HCT138是一种高速硅栅CMOS器件，与低功耗肖特基TTL（LSTTL）引脚兼容。74HC138；74HCT138解码器接受三个二进制加权地址输入（A0、A1和A3），当启用时，提供8个互斥的有源低输出（Y0到Y7）。74HC138；74HCT138有三个使能输入：两个有效低电平（E1和E2）和一个有效高电平（E3）。除非E1和E2低电平和E3高电平，否则每个输出都是高电平。这种多功能使74HC138；74HCT138能够简单地并行扩展到32位中的1位（5行到32行）解码器，只需4个74HC138；74HCT138集成电路和一个逆

74HC595介绍介绍引脚介绍寄存器与数据移位寄存器存储寄存器时序图介绍74HC595是一个8位串行输入、并行输出的位移缓存器：并行输出为三态输出。在SCK 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7’输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。引脚介绍74HC595是3态高速位移寄存器，串行输入，并行输出的锁存器。DS：14脚，串行数据输入引脚，

The ’HC138, ’HC238, ’HCT138, and ’HCT238 are high speed silicon gate CMOS decoders well suited to memory address decoding or data routing applications. Both circuits feature low power consumption usually associated with CMOS cir

①简介74HC138芯片是一种三通道输入、八通道输出译码器，主要应用于消费类电子产品。（由于单片机I/O口资源有限，因此我们可以用它来实现I/O口的扩充）②管脚定义和说明③真值表(L：低电平 H：高电平 X：状态未定)E1、E2、E3是芯片使能控制端口，A0、A1、A2是芯片的数据输入端口，Y0-Y7是芯片的数据输出端口。通过真值表可以知道，只有当使能端口E1、E2为低电平（L）...

一.原理图二.原理图分析如上图，74HC138是一个3-8译码器，三个输入端分别与单片机的P2.7、P2.6和P2.5相连，四个输出端（输出低电平有效）分别作为74HC02四个或非门的输入端。或非门U25B的输出端Y5C与M74HC573锁存器的锁存使能输入端LE（输入高电平有效）。锁存器的输入端分别与P0.0~P0.7相连，输出端分别与ULN2003驱动芯片的输入端相连(ULN2003可看...

DM54LS86/DM74LS86Quad 2-Input Exclusive-OR GatesGeneral DescriptionThis device contains four independent gates each of whichperforms the logic exclusive-OR function.

介绍  74148优先编码器为16脚的集成芯片，是一复个八线-三线优先级编码器。除电源脚 VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。制其中 I 0— I 7为输入信号， A2,A1,A0为三位二进制编码输出信号， EI是使能输入端， EO使能输出端， G S为片优先编码输出端。  在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有...

54LS174/DM54LS174/DM74LS174,54LS175/DM54LS175/DM74LS175 Hex/Quad D Flip-Flops with Clear General Description These positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic.