专题用74ls138实现全加器仿真电路

74LS138介绍，关于138译码器的引脚，内部结构以及其工作时的情况

基于8051的Proteus仿真-74LS138译码器应用

本资料有74ls138真值表_74ls138功能表。

54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,

74LS138英文手册，感兴趣的小伙伴们可以瞧一瞧。

74LS138 datashee—英版数据手册，感兴趣的可以看看哦。

基础的电子类资料，电子工程师必备文档，快来学习吧

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include #include void

本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。

本文档的主要内容详细介绍的是74LS138译码器应用的仿真电路图免费下载。

基础的电子类资料，电子工程师必备文档，快来下载学习吧

74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下： 　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include <reg52.h>#include <intrins.h&

74LS138中文资料

74LS138译码器应用--基于8051+Proteus仿真

本文档的主要内容详细介绍的是74LS138译码器的应用程序和电路图免费下载。

#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时，大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<

　　74LS138的逻辑功能 　　三个译码输入端(又称地址输入端)A2、A1、A0，八个译码输出端 ，以及三个控制端(又称使能端) 、 、 。 　　、 ， 是译码器的控制输入端，当

74ls138引脚图 74HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁 止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将 的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出引脚的波形。解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类：（1）二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。（2）二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。（3）显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48（或74LS248）共阳数码管译码驱动74LS47（或74LS247）等。2.译码器实验（1）将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注： 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中，输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ～ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 （2）将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。 译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点●　二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。●　在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。●　有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中，A2、A1、A0 ------ 输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端； S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译 码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。） 七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4．译码器应用举例 译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为 然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ产生m0～m7 ；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进行"与非"运算，即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图

单片机74LS138扩展中断硬件连接：代码：#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;

基于AT89C51单片机74LS138译码器应用Proteus仿真及程序

74LS138高速的硅栅CMOS器件芯片学习参考手册免费下载。

These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use

本文档的主要内容详细介绍的是使用单片机实现74LS138选通8位LED数码管动态显示的仿真文件免费下载。

　　在数字电路中，常用的中等规模集成二进制译码器种类很多，为了便于扩展译码器的输入变量，集成译码器常带有若干个选通控制端（使能端或控制端）。本文在非扩展状态下，研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能，明显削弱了电路的复杂性，有效地降低了生产成本。

基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

SH_CPbit P0.0ST_CPbit P0.1DDSbit P0.2MRbit P0.3OEbit P0.4E1bit P1.3E2 bit P1.4E3bit P1.5KEY1bit P2.0KEY2bit P2.1KEY3bit P2.2 ORG0000H AJMPMAIN ORG0030HMAIN:MOV55H,#06 MOVSP,#64HMAIN3: MOVDPTR,#TAB CLRMR CLRST_CP NOP SETB ST_CP SETB MR CLROE MOVR4,#216MAIN1: CLR E1 CLR E2 CLR E3 MOV R5,55HMAIN2: JBKEY2,S_STOP JNBKEY2,$ CPL0EHS_STOP: JB0EH,MAIN1JBKEY1,JIANJNB KEY1,$CPL 0FHJIAN:JBKEY3,Q_OUTJNBKEY3,$DEC55HMOVR5,55HCJNE R5,#0,Q_OUTMOV55H,#06HQ_OUT:MOVR2,#0MOVR1,#0PANT:MOV54H,#03MOV53H,#08GG:MOV50H,#08FF:MOVA,R1ANLA,#07HMOVP1,AINCR1ACALL GCMOVA,53HORLP1,AACALL MSDJNZ50H,FFMOVA,53HRL AMOV53H,ADJNZ54H,GGDJNZR5,MAIN2JB 0FH,M_STOPINCDPTRINCDPTRINCDPTRDJNZR4,MAIN1AJMPMAIN3M_STOP: AJMPMAIN1GC:SETBMRSETBOE MOV51H,#03AAA: MOVA,R2MOVCA,@A+DPTRMOVR3,#8AA:RLCAMOVDDS,CCLRSH_CPNOPSETBSH_CPDJNZR3,AACLRST_CPNOP SETBSH_CP INCR2DJNZ51H,AAACLROE RETMS:MOVR6,#5 DELAY:MOVR7,#190DJNZ R7,$DJNZ R6,DELAYRETTAB:DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",0DB 00H,00H,00H,00H,00H, 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00HDB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",0DB00H,00H,00H,80H,03H;1CH,0C0H,03H,1EH,60H,03H,1BH,20H,80H,19H,20H,0C0H,18H,20H,60H,18H,60H,38H,18H;DB0E0H,3FH,18H,0C0H,1FH,1FH,80H,07H,1FH,00H,00H,00H;"2",1DB00H,00H,00H,00H,0C0H,00H,00H,0F0H,00H,00H,0B8H,00H,00H,8EH,00H,00H,87H,10H,0C0H,81H,10H,0E0H,0FFH,1FH;DB0F0H,0FFH,1FH,0F0H,0FFH,1FH,00H,80H,10H,00H,80H,10H;"4",1DB00H,00H,00H,00H,42H,00H,00H,66H,00H,00H,66H,00H,00H,7EH,00H,00H,3CH,00H,0C0H,0FFH,03H,0C0H,0FFH,03H;DB00H,3CH,00H,00H,7EH,00H,00H,66H,00H,00H,66H,00H;"*",2DB00H,00H,00H,80H,03H,1CH,0C0H,03H,1EH,60H,03H,1BH,20H,80H,19H,20H,0C0H,18H,20H,60H,18H,60H,38H,18H;DB0E0H,3FH,18H,0C0H,1FH,1FH,80H,07H,1FH,00H,00H,00H;"2",2DB00H,00H,00H,00H,0C0H,00H,00H,0F0H,00H,00H,0B8H,00H,00H,8EH,00H,00H,87H,10H,0C0H,81H,10H,0E0H,0FFH,1FH;DB0F0H,0FFH,1FH,0F0H,0FFH,1FH,00H,80H,10H,00H,80H,10H;"4",3DB00H,00H,00H,00H,00H,00H,00H,00H,40H,00H,00H,60H,00H,00H,78H,00H,00H,38H,00H,0FEH,01H,00H,0FEH,01H;DB00H,84H,04H,00H,84H,1CH,00H,84H,38H,0FCH,87H,30H,0FCH,87H,00H,24H,84H,04H,20H,84H,1CH,20H,84H,38H;DB20H,84H,30H,20H,0FEH,01H,20H,0FEH,05H,30H,0FEH,0DH,30H,00H,38H,20H,00H,38H,00H,00H,20H,00H,00H,00H;"点"，4DB00H,00H,00H,00H,00H,00H,00H,00H,00H,0F8H,0FFH,7FH,0F8H,0FFH,7FH,08H,02H,01H,88H,07H,03H,0F8H,8DH,03H;DB78H,0F8H,01H,38H,0F0H,03H,20H,10H,02H,20H,1EH,02H,0E0H,1FH,02H,0F8H,13H,02H,7CH,10H,02H,2CH,0FFH,7FH;DB24H,0FFH,7FH,20H,11H,7EH,20H,10H,02H,20H,10H,02H,30H,18H,03H,30H,08H,01H,20H,00H,01H,00H,00H,00H;"阵"，5DB00H,00H,00H,00H,02H,00H,00H,02H,00H,00H,02H,00H,04H,02H,00H,3CH,0FEH,1FH,38H,0FEH,1FH,30H,0EH,5CH;DB00H,0CH,46H,00H,06H,43H,00H,0FH,61H,0FCH,1BH,20H,0FCH,79H,30H,18H,0E8H,19H,08H,88H,0FH,08H,08H,0EH;DB08H,88H,0FH,0FCH,0E9H,1BH,0FCH,0F9H,30H,00H,39H,30H,00H,09H,70H,00H,01H,60H,00H,01H,20H,00H,00H,20H;"设"，6DB00H,00H,00H,00H,04H,00H,00H,04H,00H,00H,04H,00H,04H,04H,00H,1CH,0FCH,3FH,38H,0FCH,3FH,38H,04H,1CH;DB30H,00H,0EH,00H,04H,07H,00H,84H,01H,00H,84H,00H,00H,04H,00H,00H,04H,00H,0FCH,0FFH,7FH,0FCH,0FFH,7FH;DB0FCH,0FFH,7FH,00H,04H,00H,00H,04H,00H,00H,04H,00H,00H,06H,00H,00H,02H,00H,00H,02H,00H,00H,00H,00H;"计"，7DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",8DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;DB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H;"",8END

dm74ls138_英文版资料，有兴趣的同学可以下载学习

本帖最后由 gk320830 于 2015-3-9 15:46 编辑

74ls详细资料

74ls273 proteus仿真(含dsn仿真文件)

单片机74系列数字芯片资料

74LS688/74LS682/74LS684/74LS685/74LS687 pdf datasheet

以前寫論文收集的一些資料，學習單片機、C語言的好資料！！！！

基于89c51的74ls138模块的四位数码管动态显示简介本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

74L系列芯片74LS02

74L系列芯片74LS12

74L系列芯片74LS25

74L系列芯片74LS27

74L系列芯片74LS05

74L系列芯片74LS09

74L系列芯片74LS16

74L系列芯片74LS17

74L系列芯片74LS10

74L系列芯片74LS20

74L系列芯片74LS21

74L系列芯片74LS03

74L系列芯片74LS04

74L系列芯片74LS06

74L系列芯片74LS07

74L系列芯片74LS11

74L系列芯片74LS15

74L系列芯片74LS14

74L系列芯片74LS22

74L系列芯片74LS26

包含源程序和Protues电路图，实现了LED两两移动闪烁。

　74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器 ， D0～D7为数据输入端，Q0～Q7为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。（1）1脚是复位/MR，低电平有效，当1脚是低电平时，输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部输出0，即全部复位。（2...

74L系列芯片74LS01

74L系列芯片74LS00

74L系列芯片74LS08

74L系列芯片74LS13

74L系列芯片74LS14

本文档的主要内容详细介绍的是74LS153利用双四选一数据选择器实现全加器的电路图资料免费下载。

蓝桥杯单片机设计与开发（1）蓝桥杯单片机组比赛采用的是国信长天CT107D开发板，处理器采用的是STC15F2K60S,今天我向大家介绍的是怎样 建立多文件多文件工程 以及 74HC138 的使用的方法。对文件工程的创建方法：（1）多文件创建有两个要点:1.以.h开头文件的包括；2…c文件的添加（2）1.首先创建文件夹“点亮LED”，并且在文件夹内创建者三个文件夹用来存储工程文件，....

这是单片机的三八译码器

加法运算是数字系统中最基本的算术运算。为了能更好地利用加法器实现减法、乘法、除法、码制转换等运算，提出用Multisim虚拟仿真软件中的逻辑转换仪、字信号发生器、逻辑分析仪

基于8051的Proteus仿真-74LS148扩展中断

74ls00 2 输入四与非门 74ls01 2 输入四与非门 (oc) 74ls02 2 输入四或非门 74ls03 2 输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/ 驱动器 (oc,30v) 74ls07 六高压输

基于8051的Proteus仿真-8255与74LS154设计的16×16点阵屏

These Schottky-clamped circuits are designed to be used,in high-performance memory-decoding or data-routingapplications, requiring very short propagation delay times.In high-performance memory systems these decoders canbe used to minimize t

本文档的主要内容详细介绍的是使用8255芯片和74LS154译码器实现点阵屏设计的程序和仿真电路图资料免费下载。

74ls00的应用电路如图5.1所示。电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。

74、74HC、74LS系列芯片对比，

单片机C语言程序设计实训100例——基于8051+Proteus仿真:74LS148扩展中断

For a complete data sheet, please also download:• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information• The IC06 74HC/HCT/HCU/HCMOS Logic Package Ou

简介常见的LED点阵除了使用MAX7219, 还有一部分是使用74HC595, 前者能主动刷新, 后者需要上位机主动扫描刷新.手里这块是德飞莱的16x16LED点阵模块, 板上印的型号LY-LED16x16B V2.0, 这个型号有两种配置, 单色或者双色. 双色多一个IO口用于控制另一个颜色. 下图是板子背面, 这个是单色的配置, 有几个焊盘是空的, 8x8LED的引脚也有部分是空的....

本文档的主要内容详细介绍的是使用74LS148设计的抢答器仿真电路免费下载。

本文档的主要内容详细介绍的是74LS148扩展中断的仿真电路图免费下载。

The SN74LS90/SN74LS92/SN74LS93 are high-speed4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) ordivide-by-eight (LS93) s

本帖最后由 gk320830 于 2015-3-4 12:23 编辑 74ls芯片资料全集，仅供参考

在触发电路不能自锁，网上很多自锁电路，但是自锁后很多不能解锁。发现74LS这个芯片可行，做了个仿真，感觉效果不错，不对的请批评。

用Protel99SE实现脉冲电路的仿真:用Protel99SE实现脉冲电路的仿真摘要：针对Protel99SE的数字电路模型不适用于脉冲电路仿真的缺陷，通过实例论述了用创建子电路模型和创建层次式模

74LS734是数字集成电路，内部集成有8个D触发器，每个触发器有它独自对应的触发输入端和控制输出端，并且对触发输入端和控制输出端的状态设置为单态互锁控制，因此该集成电路被广泛用来制作位互锁开关或路触摸控制器等。

Prote[99是一个全32位的运行于Windows 9X／NT环境下的EDA{Electronic Design Automation，电子辅助设计)软件 它的主要功能模块包括电路原理图设计、PCB板设计和电路仿真。各模块具有丰

74HC138：三八译码器 74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输...

  74LS   电路系列名称解释 74ls00   2输入四与非门  74ls01   2输入四与非门 (oc)  74ls02   2输入四或非门  74ls03   2输入四与非门 (oc)  74ls04   六倒相器  74ls05   六倒相器(oc)  74ls06   六高压输出反相缓冲器/驱动器(oc,30v)  74ls07   六高压输出缓冲器/驱动器(oc,30v)  74ls08   2输入四与门  74ls09   2输入四与门(oc)  74ls10   3输入三与非门  74ls11   3输入三与门  74ls12   3输入三与非门 (oc)  74ls13   4输入双与非门 (斯密特触发)  74ls14   六倒相器(斯密特触发)  74ls15   3输入三与门 (oc)  74ls16   六高压输出反相缓冲器/驱动器(oc,15v)  74ls17   六高压输出缓冲器/驱动器(oc,15v)  74ls18   4输入双与非门 (斯密特触发)  74ls19   六倒相器(斯密特触发)  74ls20   4输入双与非门  74ls21   4输入双与门  74ls22   4输入双与非门(oc)  74ls23   双可扩展的输入或非门  74ls24   2输入四与非门(斯密特触发)  74ls25   4输入双或非门(有选通)  74ls26   2输入四高电平接口与非缓冲器(oc,15v)  74ls27   3输入三或非门  74ls28   2输入四或非缓冲器  74ls30   8输入与非门  74ls31   延迟电路  74ls32   2输入四或门  74ls33   2输入四或非缓冲器(集电极开路输出)  74ls34   六缓冲器  74ls35   六缓冲器(oc)  74ls36   2输入四或非门(有选通)  74ls37   2输入四与非缓冲器  74ls38   2输入四或非缓冲器(集电极开路输出)  74ls39   2输入四或非缓冲器(集电极开路输出)  74ls40   4输入双与非缓冲器  74ls41   bcd-十进制计数器  74ls87   四位二进制原码/反码/oi单元  74ls89   64位读/写存储器  74ls90   十进制计数器 74ls91   八位移位寄存器  74ls92   12分频计数器(2分频和6分频)  74ls93   4位二进制计数器  74ls94   4位移位寄存器(异步)  74ls95   4位移位寄存器(并行io)  74ls96   5位移位寄存器  74ls97   六位同步二进制比率乘法器  74ls100   八位双稳锁存器  74ls103   负沿触发双j-k主从触发器(带清除端)  74ls106   负沿触发双j-k主从触发器(带预置,清除,时钟)  74ls107   双j-k主从触发器(带清除端)  74ls108   双j-k主从触发器(带预置,清除,时钟)  74ls109   双j-k触发器(带置位,清除,正触发)  74ls110   与门输入j-k主从触发器(带锁定)  74ls111   双j-k主从触发器(带数据锁定)  74ls112   负沿触发双j-k触发器(带预置端和清除端)  74ls113   负沿触发双j-k触发器(带预置端)  74ls114   双j-k触发器(带预置端,共清除端和时钟端)  74ls116   双四位锁存器  74ls120   双脉冲同步器/驱动器  74ls121   单稳态触发器(施密特触发)  74ls122   可再触发单稳态多谐振荡器(带清除端)  74ls123   可再触发双单稳多谐振荡器  74ls125   四总线缓冲门(三态输出)  74ls126   四总线缓冲门(三态输出)  74ls128   2输入四或非线驱动器  74ls131   3-8译码器  74ls132   2输入四与非门(斯密特触发)  74ls133   13输入端与非门  74ls134   12输入端与门(三态输出)  74ls135   四异或/异或非门  74ls136   2输入四异或门(oc)  74ls137   八选1锁存译码器/多路转换器  74ls138   3-8线译码器/多路转换器  74ls139   双2-4线译码器/多路转换器  74ls140   双4输入与非线驱动器  74ls141   bcd-十进制译码器/驱动器  74ls142   计数器/锁存器/译码器/驱动器  74ls196   可预置计数器/锁存器  74ls197   可预置计数器/锁存器(二进制)  74ls198   八位双向移位寄存器  74ls199   八位移位寄存器  74ls210   2-5-10进制计数器  74ls213   2-n-10可变进制计数器  74ls221   双单稳触发器  74ls230   八3态总线驱动器  74ls231   八3态总线反向驱动器  74ls240   八缓冲器/线驱动器/线接收器(反码三态输出)  74ls241   八缓冲器/线驱动器/线接收器(原码三态输出)  74ls242   八缓冲器/线驱动器/线接收器  74ls243   4同相三态总线收发器  74ls244   八缓冲器/线驱动器/线接收器  74ls245   八双向总线收发器  74ls246   4线-七段译码/驱动器(30v)  74ls247   4线-七段译码/驱动器(15v)  74ls248   4线-七段译码/驱动器  74ls249   4线-七段译码/驱动器  74ls251   8选1数据选择器(三态输出)  74ls253   双四选1数据选择器(三态输出)  74ls256   双四位可寻址锁存器  74ls257   四2选1数据选择器(三态输出)  74ls258   四2选1数据选择器(反码三态输出)  74ls259   8为可寻址锁存器  74ls260   双5输入或非门  74ls261   4*2并行二进制乘法器  74ls265   四互补输出元件  74ls266   2输入四异或非门(oc)  74ls270   2048位rom (512位四字节,oc)  74ls271   2048位rom (256位八字节,oc)  74ls273   八d触发器  74ls274   4*4并行二进制乘法器  74ls275   七位片式华莱士树乘法器  74ls276   四jk触发器  74ls278   四位可级联优先寄存器  74ls279   四s-r锁存器  74ls280   9位奇数/偶数奇偶发生器/较验器  74ls281  74ls283   4位二进制全加器  74ls290   十进制计数器  74ls291   32位可编程模  74ls445   bcd-十进制译码器/驱动器,三态输出  74ls446   有方向控制的双总线收发器  74ls448   四3方向总线收发器,三态输出  74ls449   有方向控制的双总线收发器  74ls465   八三态线缓冲器  74ls466   八三态线反向缓冲器  74ls467   八三态线缓冲器  74ls468   八三态线反向缓冲器  74ls490   双十进制计数器  74ls540   八位三态总线缓冲器(反向)  74ls541   八位三态总线缓冲器  74ls589   有输入锁存的并入串出移位寄存器  74ls590   带输出寄存器的8位二进制计数器  74ls591   带输出寄存器的8位二进制计数器  74ls592   带输出寄存器的8位二进制计数器  74ls593   带输出寄存器的8位二进制计数器  74ls594   带输出锁存的8位串入并出移位寄存器  74ls595   8位输出锁存移位寄存器  74ls596   带输出锁存的8位串入并出移位寄存器  74ls597   8位输出锁存移位寄存器  74ls598   带输入锁存的并入串出移位寄存器  74ls599   带输出锁存的8位串入并出移位寄存器  74ls604   双8位锁存器  74ls605   双8位锁存器  74ls606   双8位锁存器  74ls607   双8位锁存器  74ls620   8位三态总线发送接收器(反相)  74ls621   8位总线收发器  74ls622   8位总线收发器  74ls623   8位总线收发器  74ls640   反相总线收发器(三态输出)  74ls641   同相8总线收发器,集电极开路  74ls642   同相8总线收发器,集电极开路  74ls643   8位三态总线发送接收器  74ls644   真值反相8总线收发器,集电极开路  74ls645   三态同相8总线收发器   74ls42   4线-10线译码器(bcd输入)  74ls43   4线-10线译码器(余3码输入)  74ls44   4线-10线译码器(余3葛莱码输入)  74ls45   bcd-十进制译码器/驱动器  74ls46   bcd-七段译码器/驱动器  74ls47   bcd-七段译码器/驱动器  74ls48   bcd-七段译码器/驱动器  74ls49   bcd-七段译码器/驱动器(oc)  74ls50   双二路2-2输入与或非门(一门可扩展)  74ls51   双二路2-2输入与或非门  74ls51   二路3-3输入,二路2-2输入与或非门  74ls52   四路2-3-2-2输入与或门(可扩展)  74ls53   四路2-2-2-2输入与或非门(可扩展)  74ls53   四路2-2-3-2输入与或非门(可扩展)  74ls54   四路2-2-2-2输入与或非门  74ls54   四路2-3-3-2输入与或非门  74ls54   四路2-2-3-2输入与或非门  74ls55   二路4-4输入与或非门(可扩展)  74ls60   双四输入与扩展  74ls61   三3输入与扩展  74ls62   四路2-3-3-2输入与或扩展器  74ls63   六电流读出接口门  74ls64   四路4-2-3-2输入与或非门  74ls65   四路4-2-3-2输入与或非门(oc)  74ls70   与门输入上升沿jk触发器  74ls71   与输入r-s主从触发器  74ls72   与门输入主从jk触发器  74ls73   双j-k触发器(带清除端)  74ls74   正沿触发双d型触发器(带预置端和清除端)  74ls75   4位双稳锁存器  74ls76   双j-k触发器(带预置端和清除端)  74ls77   4位双稳态锁存器  74ls78   双j-k触发器(带预置端,公共清除端和公共时钟端)  74ls80   门控全加器  74ls81   16位随机存取存储器  74ls82   2位二进制全加器(快速进位)  74ls83   4位二进制全加器(快速进位)  74ls84   16位随机存取存储器  74ls85   4位数字比较器  74ls86   2输入四异或门  74ls145   4-10译码器/驱动器  74ls147   10线-4线优先编码器  74ls148   8线-3线八进制优先编码器  74ls150   16选1数据选择器(反补输出)  74ls151   8选1数据选择器(互补输出)  74ls152   8选1数据选择器多路开关  74ls153   双4选1数据选择器/多路选择器  74ls154   4线-16线译码器  74ls155   双2-4译码器/分配器(图腾柱输出)  74ls156   双2-4译码器/分配器(集电极开路输出)  74ls157   四2选1数据选择器/多路选择器  74ls158   四2选1数据选择器(反相输出)  74ls160   可预置bcd计数器(异步清除)  74ls161   可预置四位二进制计数器(并清除异步)  74ls162   可预置bcd计数器(异步清除)  74ls163   可预置四位二进制计数器(并清除异步)  74ls164   8位并行输出串行移位寄存器  74ls165   并行输入8位移位寄存器(补码输出)  74ls166   8位移位寄存器  74ls167   同步十进制比率乘法器  74ls168   4位加/减同步计数器(十进制)  74ls169   同步二进制可逆计数器  74ls170   4*4寄存器堆  74ls171   四d触发器(带清除端)  74ls172   16位寄存器堆  74ls173   4位d型寄存器(带清除端)  74ls174   六d触发器  74ls175   四d触发器  74ls176   十进制可预置计数器  74ls177   2-8-16进制可预置计数器  74ls178   四位通用移位寄存器  74ls179   四位通用移位寄存器  74ls180   九位奇偶产生/校验器  74ls181   算术逻辑单元/功能发生器  74ls182   先行进位发生器  74ls183   双保留进位全加器  74ls184   bcd-二进制转换器  74ls185   二进制-bcd转换器  74ls190   同步可逆计数器(bcd,二进制)  74ls191   同步可逆计数器(bcd,二进制)  74ls192   同步可逆计数器(bcd,二进制)  74ls193   同步可逆计数器(bcd,二进制)  74ls194   四位双向通用移位寄存器  74ls195   四位通用移位寄存器74ls293   4位二进制计数器  74ls294   16位可编程模  74ls295   四位双向通用移位寄存器  74ls298   四-2输入多路转换器(带选通)  74ls299   八位通用移位寄存器(三态输出)  74ls348   8-3线优先编码器(三态输出)  74ls352   双四选1数据选择器/多路转换器  74ls353   双4-1线数据选择器(三态输出)  74ls354   8输入端多路转换器/数据选择器/寄存器,三态补码输出  74ls355   8输入端多路转换器/数据选择器/寄存器,三态补码输出  74ls356   8输入端多路转换器/数据选择器/寄存器,三态补码输出  74ls357   8输入端多路转换器/数据选择器/寄存器,三态补码输出  74ls365   6总线驱动器  74ls366   六反向三态缓冲器/线驱动器  74ls367   六同向三态缓冲器/线驱动器  74ls368   六反向三态缓冲器/线驱动器  74ls373   八d锁存器  74ls374   八d触发器(三态同相)  74ls375   4位双稳态锁存器  74ls377   带使能的八d触发器  74ls378   六d触发器  74ls379   四d触发器  74ls381   算术逻辑单元/函数发生器  74ls382   算术逻辑单元/函数发生器  74ls384   8位*1位补码乘法器  74ls385   四串行加法器/乘法器  74ls386   2输入四异或门  74ls390   双十进制计数器  74ls391   双四位二进制计数器  74ls395   4位通用移位寄存器  74ls396   八位存储寄存器  74ls398   四2输入端多路开关(双路输出)  74ls399   四-2输入多路转换器(带选通)  74ls422   单稳态触发器  74ls423   双单稳态触发器  74ls440   四3方向总线收发器,集电极开路  74ls441   四3方向总线收发器,集电极开路  74ls442   四3方向总线收发器,三态输出  74ls443   四3方向总线收发器,三态输出  74ls444   四3方向总线收发器,三态输出74ls654   同相8总线收发器,集电极开路  74ls646   八位总线收发器,寄存器  74ls647   八位总线收发器,寄存器  74ls648   八位总线收发器,寄存器  74ls649   八位总线收发器,寄存器  74ls651   三态反相8总线收发器  74ls652   三态反相8总线收发器  74ls653   反相8总线收发器,集电极开路74ls668   4位同步加/减十进制计数器  74ls669   带先行进位的4位同步二进制可逆计数器  74ls670   4*4寄存器堆(三态)  74ls671   带输出寄存的四位并入并出移位寄存器  74ls672   带输出寄存的四位并入并出移位寄存器  74ls673   16位并行输出存储器,16位串入串出移位寄存器  74ls674   16位并行输入串行输出移位寄存器  74ls681   4位并行二进制累加器  74ls682   8位数值比较器(图腾柱输出)  74ls683   8位数值比较器(集电极开路)  74ls684   8位数值比较器(图腾柱输出)  74ls685   8位数值比较器(集电极开路)  74ls686   8位数值比较器(图腾柱输出)  74ls687   8位数值比较器(集电极开路)  74ls688   8位数字比较器(oc输出)  74ls689   8位数字比较器  74ls690   同步十进制计数器/寄存器(带数选,三态输出,直接清除)  74ls691   计数器/寄存器(带多转换,三态输出)  74ls692   同步十进制计数器(带预置输入,同步清除)  74ls693   计数器/寄存器(带多转换,三态输出)  74ls696   同步加/减十进制计数器/寄存器(带数选,三态输出,直接清除)  74ls697   计数器/寄存器(带多转换,三态输出)  74ls698   计数器/寄存器(带多转换,三态输出)  74ls699   计数器/寄存器(带多转换,三态输出)  74ls716   可编程模n十进制计数器  74ls718   可编程模n十进制计数器

本文档的主要内容详细介绍的是使用单片机和74LS595和74LS165扩展实现8乘8键盘的仿真文件免费下载免费下载。

资料

以前寫論文收集的一些資料，學習單片機、C語言的好資料！！！！

MM54HC138/MM74HC1383-to-8 Line DecoderGeneral DescriptionThis decoder utilizes advanced silicon-gate CMOS technology,and is well suited to memory address decoding or datarouting applications. The circuit features high n

用Quartus_实现数字电路实验中的仿真