由开关电源驱动的高速ADC设计(4)

2012年05月06日 11:20 来源：本站整理 作者：秩名我要评论(0)

　　测量结果

　　利用输入讯号频率扫描，透过比较‘实验6’到‘实验10’，我们可以研究ADS6148对电源杂讯的感应性。先使用135MSPS然后使用210MSPS的採样速率（fs）对叁个ADS6148EVM进行数次实验。我们并未探测到较大的性能差异。

　　使用135MSPS採样速率，SNR和SFDR的频率扫描如图12所示。高达300MHz输入频率下SNR的最大变化为0.1到0.2dB。但是，一旦移除了RC缓衝器电路，杂讯便极大增加，因而降低SNR约0.5到1dB。

　　图12b显示了5次ADS6148实验输入频率的SFDR变化。我们并未观测到较大的性能降低。

　　图12：10到300MHz的输入频率扫描。

　　比较图13所示FFT图，我们知道无RC缓衝器SNR稍微减少的塬因。去除RC缓衝器电路后，在ADS6148输出能谱中，我们可看到分佈间隔约为500kHz（TPS5420开关频率）的众多小突波，如图13所示。相较于ADS5483，这些小突波更具主导性，并且因为ADS6148的固有低PSRR SNR大幅降低。但是，图13所示FFT图还显示添加的RC缓衝器电路较好地弥补了这一不足。