JESD204B通道 - 基于AD9625新型GSPS ADC的雷达系统数字化架构

此外，当使用多条JESD204B通道时，PCB走线长度匹配的要求大幅放松，因为标准仅要求通道间对齐精度达到920 ps，各JESD204B通道的路径延迟允许存在较大的差异。JESD204标准的最新“B”版还支持确定性延迟，可以计算离开高速ADC的数据与到达FPGA的数据之间的延迟。如果该延迟时间可以确定，那么就可以在数字后处理中予以补偿，使数据流重新对齐并同步，这是采用GSPS转换器的相控阵和波束成形系统的关键要求。

JESD204B对硬件设计师特别有利，但新型高速ADC的最大好处可能是增加了数字信号处理。AD9625等新一代GSPS转换器基于65 nm或更小几何尺寸的CMOS工艺，能够以非常高的数据速率支持各种各样的数字信号处理。近期而言，高速ADC将嵌入运行时可选的数字降频转换器(DDC)，如图3所示。

雷达波形带宽因应用不同而有很大差异，例如，某些合成孔径成像雷达波形需要数百MHz的带宽，而跟踪雷达使用的波形带宽可能只有数十MHz或更少。过去，若GSPS ADC更靠近天线，则意味着在某些情况下会有大量不需要的带宽被传输到FPGA或处理器。在现代FPGA和高速ADC中，如果不是大部分，也有相当一部分功耗与器件的接口相关，因此，毫无用处地传输大量不需要的带宽会提高系统功耗。在未来的多模式雷达中，动态使能DDC的能力将是一大优势，可减轻FPGA的复杂处理负荷。

DDC集数字数控振荡器(NCO)和抽取滤波器于一体，能够在高速ADC的奈奎斯特频段内选择信号带宽和信号位置，仅将需要的适当数据传输给信号处理器件。例如，考虑一个在800 MHz的中频使用30 MHz带宽波形的雷达。如果用一个ADC以2.0 GSPS的采样速率进行12位分辨率的采样，则数据输出带宽将是1000 MHz，远远超过信号带宽，转换器的输出数据速率将达3.0 GB/s。如果利用DDC以16倍的比率抽取数据，则不仅能进一步降低噪声，而且输出数据速率降至625 MB/s以下，这样只需使用一条JESD204B通道就能传输数据。整体系统的功耗需求将因此而大幅降低。由于可根据需要动态配置DDC或予以旁路，新型高速ADC可在不同模式之间切换，以便支持针对功耗和机具进行优化的解决方案，并且帮助实现认知式雷达应用所需的特性集合。

AD9625等新型GSPS ADC为雷达系统架构师提供了多种重要的选项，其模拟带宽和采样速率有助于减少器件数量或进行直接RF采样。JESD204B接口和嵌入式DSP选项使得设计师获取这些优势再也不需要付出提高功耗和板复杂度的代价。动态配置高速ADC的能力可实现多功能支持，满足创建全数字式认知雷达系统的需求。