13．16信号完整性分析与设计
电子产品逐渐向高速、低功耗、小型化发展。高速系统要求信号时序准确，延时小；低功耗系统的电源电压低，因而要求信号的幅度准确，损耗和过冲要小；小型化系统使得系统的走线变细，走线间距变小，导致走线的阻抗变大，信号间的相互干扰明显。这样，如何提高PCB板信号的质量就成了PCB设计的一项重要任务，这就是下面将要讨论的PCB信号完整性设计。
信号完整性（Signal Integrity）是指信号未受到损伤的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性。良好的信号完整性是指信号能以正确的时序和电平值在系统工作中做出响应。
随着高速器件的使用和高速数字系统设计越来越多，系统数据率、时钟速率和电路密集度都在不断地增加。在这种设计中，系统快斜率瞬变和工作频率很高，电缆、互连、印制板（PCB）和硅片将表现出与低速设计截然不同不的行为，即出现信号完整性问题。信号完整性问题能导致或者直接带来诸如信号失真，定时错误，不正确的数据，地址、控制线和系统误工作等，甚至使系统崩溃，这已成为高速产品设计中非常值得注意的问题。
对信号完整性的理解主要是体现在对系统中出现的反射、地弹和串扰等的分析。
1、反射和振铃
系统走线上的反射是网络RF噪声的主要来源之一。当存在阻抗不连续的时候，就需要考虑反射。导致阻抗不连续的情况可以是：PCB中走线宽度的变化；网络终端阻抗不匹配；缺少网络终端；网络有分支走线；布线层间的导通孔；负载和逻辑器件的变化；PCB板层中的大面积地和电源不连续等。如果信号在原端和负载端之间经过多次反射，这种现象就称为振铃，其危害极大。
2、地弹
对于数字电路来讲，工作时有高电平和低电平两种有效电平。当数字逻辑输出由高电平变为低电平的过程，该芯片的接地引脚就会放电，产生开关电流实现电路的开关动作。所以当数字电路的速度越快，其开关时间也就要求越短。当大量的开关电路同时由逻辑高电平变为逻辑低电平时，由于地线通过电流的能力不够，大量的开关电流就会引起逻辑低电平发生波动，这就称为“地弹”。一般情况下，使用DIP（双列直插），PGA（针栅阵列）等封装类型的直插器件驱动较大容性负载时，容易产生地弹现象。
3、串扰
当走线之间、导线之间、走线和导线之间、电缆束及其他易受电磁干扰的电子元件间存在不希望发生的电磁耦合时，这时就发生了串扰。串扰包括电容耦合和电感耦合。电容耦合通常由于一条走线位于另一走线或者参考层上方；感生串扰则是由于两条走线空间距离太近，平行走线距离太长及与参考平面的距离太远。在数字电路系统中，感性串扰往往大于容性串扰。如图8-4所示的例子是由于在布线时接插件过孔的安全间距设置过大导致地平面的破坏而对电路板造成的感性串扰。
4、电源和地线噪声
电源和地线噪声是指在大规模系统中，大量芯片同时开启或关闭，造成在电源和地线上有较大的电流变化，使电源和地线的电压有较大的波动，从而影响系统其他芯片正常工作的情况。在高速数字系统中，由于仅仅采用在电源与地线之间并联电容的方法来消除电源、地线噪声已经很困难，因此一般需要采用II型滤波。
13．16．1确保信号完整生的PCB设计方法
通过总结影响信号完整性的因素，在PCB设计过程较好地确保信号完整性，可以从以下几个方面来考虑。
（1）电路设计上的考虑。包括控制同步切换输出数量，控制各单元的最大边沿速率（dI/dt和dV/dt），从而得到最低且可接受的边沿速率；为高输出功能块（如时钟驱动器）选择差分信号；在传输线上端接无源元件（如电阻、电容等），以实现传输线与负载间的阻抗匹配。
（2）最小化平行布线的走线长度。
（3）元件摆放要远离I/O互连接口和其他易受干扰及耦合影响的区域，尽量减小元件间的摆放间隔。
（4）缩短信号走线到参考平面的距离间隔。
（5）降低走线阻抗和信号驱动电平。
（6）终端匹配。可增加终端匹配电路或者匹配元件。
（7）避免相互平行的走线布线，为走线间提供足够的走线间隔，减小电感耦合。
13．16．2 Protel99SE中的PCB信号完整性分析
Protel99SE为设计者在设计高速电路时提供了信号完整性分析工具，可以分析设计的PCB存在的串扰和反射问题。通过对设计中的一些网络进行信号完整性分析，设计者可以及时地发现和纠正PCB中存在的信号完整性问题。利用Protel分析信号完整性的主要步骤为：
（1）设置信号完整性分析设计规则。
（2）设计规则检查。
（3）信号完整性仿真分析。
下面就以系统提供的设计实例“4Port Serial Interface”工程为例，来讲解Proel中的信号完整性分析方法。
1、设置信号完整性分析设计规则
（1）在系统的安装路径\\Program Files\Design Explorer\Examples\ 中找到并打开“4 Port Serial Interface Board.pcb”文件。
（2）在打开PCB设计文件后，在PCB设计环境中执行【Design】/【Rules】菜单命令，在弹出的设计规则设置对话框中，单击【Signal integrity】标签，切换到信号完整性分析规则设置对话框，如图13.16.1所示。
图13.16.1 信号完整性分析规则设置
在信号完整性分析规则中含有13个约束设置项，各约束项的约束范围基本上只有3种：“Whole Board”、“Net”和“Net Class”。各约束项的管理方法（添加、删除或编辑）与前面讲述的设计规则相同，这里就不重复叙述了。
【Flight Time-Falling Edge】设置项：用于设置信号下降边沿的最大时间允许值。
【Flight Time-Rising Edge】设置项：用于设置信号上升边沿的最大时间允许值。
【Impedance Constraint】设置项：用于设置导体允许的最大电阻值和最小电阻值。
【Overshoot-Falling Edge】设置项：用于设置在信号下降沿上低于信号基值的阻尼振荡。
【Overshoot-Rising Edge】设置项：用于设置在信号的上升沿上高于信号上位值的阻尼振荡。
【Signal Basic Value】设置项：用于设置信号在低电平状态下的稳定电压值。
【Signal Stimulus】设置项：用于设置激励信号的类型、初始电平、起始时间、停止时间、周期等属性参数。
【Signal Top Value】设置项：用于设置信号在高电平状态下的稳定电压值。
【Slope-Falling Edge】设置项：用于设置信号从门槛电压（VT）下降到一个有效低电平（VIL）所经历的时间。
【Slope-Rising Edge】设置项：用于设置信号从门槛电压（VT）上升到一个有效高电平（VIH）所经历的时间。
【Supply Nets】设置项：用于设置电路板上供电网络的电压值。
【Undershoot-Falling Edge】设置项：用于设置在信号的下降沿上高于信号基值的阻尼振荡。
【Undershoot-Rising Edge】设置项：用于设置在信号的上升沿上低于信号上位值的阻尼振荡。
按照需要设置好有关的约束项，然后单击close按钮退出。
2、DRC电气规则检查
设置信号完整性分析模型后，重新编译设计，将所做的改变映射到PCB中。完成之后主可以进行电气规则检查了，具体方法如下。
（1）执行【Tools】/【Design Rule Cheek】菜单命令，执行电气规则检查，弹出【Design Rule Checker】（电气规则检查）对话框，如图13.16.2所示。
图13.16.2【Design Rule Checker】对话框
（2）单击【Signal Integrity】规则检查项，则弹出如图13.16.3所示的对话框。选择设置需要进行的检查项后，单击OK按钮。
图13.16.3【Signal Integrity】规则检查项
（4）再次执行【Design】/【Rules】菜单命令，分别在【Routing Rules】栏、【Manufacturing Rules】栏和【High Speed Rules】栏下对各约束设置项进行选择设定。
（5）单击Run DRC按钮，执行电气规则检查。检查完成后，弹出如图13.16.4所示的【Confirm】对话框。该对话框会列出一些警告信息（主要是因为一些元件还没有设置信号完整性分析模型）要求是否继续，这里可先不予理会。
图13.16.4
（3）单Yes按钮，完成电气规则检查。
3．进行信号完整性仿真分析
在PCB设计环境中执行【Tools】/【Signal Integrity…】命令，弹出如图13.16.5所示的【Protel Signal Integrity】信号完整性分析仿真窗口。
图13.16.5信号完整性分析仿真窗口
信号完整性分析仿真窗口的内容很多，由于篇幅限制，这里不作介绍，详细内容请参考其它有关书籍资料。
本章小结
1．介绍了PCB编辑器常用快捷键、预布局、预布线、补泪滴、大面积覆铜、外包线、直接更改PCB元件封装外形、在电路原理图中预先放置PCB布线指示、数组粘贴技术、单层显示、3D预览显示等技术和技巧，以便提高PCB设计的效率。
2．简单介绍了高速电路系统的PCB设计方法和技巧，模拟电路和数字电路综合电路系统的PCB设计方法，以及直接利用Protel99SE软件提供的PCB信号完整性分析仿真功能，以便切实提高PCB的性能和设计成功率。
练习
13-1 什么是元件的预布局？它有什么作用？
13-2 什么是预布线？它有什么作用？
13-3 什么是补泪滴？它有什么作用？
13-4 什么是大面积覆铜？它有什么作用？如何改变覆铜区域与焊盘的连接方式？
13-5 什么是密度分析图？它有什么作用？
13-6 什么是高速电路？高速电路的PCB设计要注意什么问题？
13-7 什么是混合电路？混合电路的PCB设计要注意什么问题？
13-8 什么是信号完整性？利用Protel99提供的信号完整性分析功能要经过哪些步骤？
13-9 根据第13-1题所示电路原理图，手工绘制一块单层电路板图，电路板长1500mil，宽1200mil。其中电子元件的元件封装由表13-1指定，按钮S、电源和扬声器SP等元件要外接，但需要在电路板上放置焊盘。
表13-1
|
元件名称 |
元件标号 |
元件封装 |
|
RES2 |
R1 |
AXIAL0.4 |
|
RES2 |
R2 |
AXIAL0.4 |
|
RES3 |
R3 |
AXIAL0.4 |
|
CAP |
C |
RAD0.1 |
|
NPN |
Q1 |
TO-5 |
|
PNP |
Q2 |
TO-5 |
第13-1题 电路原理图 第13-1题 参考布局图
要求如下：
（1）初步绘制出符合要求的PCB图；
（2）对焊盘进行补泪滴处理；
（3）对地线网络进行覆铜处理；
（4）对设计好的PCB文件进行3D预览显示。
附：本章目录
|
第13章 实用的PCB设计技巧 13.1 PCB编辑器常用快捷键 13.2高级元件布置技巧 13.2.1 手工定位元件的技巧 13.2.2 设置PCB元件封装的锁定属性 13.3 预布线 13.4补泪滴 13.5大面积覆铜技巧 13.6外包线 13.8 直接更改PCB元件封装的技巧 13.9 在电路原理图中预先放置PCB布线指示 13.10 数组粘贴技术 13.11 网络密度分析 13.12单层显示 13.13 PCB的3D预览功能 13．14 高速PCB设计 13．14．1什么是高速电路 13．14．2高速PCB板的设计方法 13．15 混合信号PCB设计 13．16信号完整性分析与设计 13．16．1确保信号完整生的PCB设计方法 13．16．2 Protel99SE中的PCB信号完整性分析 |