触发器输出端的值不仅与输入电路的逻辑值有关，还与触发器的初始状态还有关系，而对于组合逻辑电路并没有这样的特点。实际上时序逻辑电路是组合逻辑电路和触发器的综合。
 |
图6.1.1说明了时序逻辑电路的组成框图。电路中的输入信号为Xi，输出信号为Yj，存储电路的输入信号为Wl，存储电路的输出信号为Qk，存储电路主要由各种触发器或延时电路构成。很明显，时序电路较第四章的组合电路要复杂，其逻辑功能的描述，需要用到三个方程，分别为
输出方程：
(6.1.1)
驱动方程: 
(6.1.2)
状态方程：
(6.1.3)
其中Q(tn)表示tn时刻存储电路的当前状态，Q(tn+1)为存储电路在触发脉冲作用后的状态。可以看出，tn时刻,电路输出Y(tn)由当前tn时刻的输入x(tn)和tn时刻存储电路的状态Q(tn)共同决定。而Q(tn+1)是触发器边沿边沿作用后的状态，其值由tn时刻的激励信号W(tn)及tn时刻的存储电路的状态Q(tn)决定。所以时序逻辑电路的输出不仅与输入有关，还与存储电路的状态有关。
时序逻辑电路中根据存储电路中各个触发器时钟信号引入方式不同可分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中，存储电路中的各存储单元(触发器)共用同一时钟信号，并在同一时刻进行各自状态的转移。在异步时序逻辑电路中，触发器的时钟端并不是来自同一时钟信号，有的触发器的时钟端可能是接在前一个触发器的输出端，这样在时钟信号的触发沿到来时，触发器的状态不是同时发生变化。在后面的章节中将分别对这两种类型的电路进行分析和设计。
按输出信号特点的不同，还可以将时序电路分为型Mealy和Moore型。如果输出信号不仅取决于存储电路的状态，而且还与输入变量有关，这种时序电路称为Mealy型；如果输出信号仅仅取决于存储电路的状态，称为Moore型
计数器是用途非常广泛的一种时序逻辑电路。计数器实质上也是一个多稳态的时序逻辑电路，利用其相应的稳态实现对输入脉冲个数的记忆。计数器所具有的稳态称为计数器的模，或称为计数器容量，几乎所有较为复杂的数字设备都要用到计数器，它不仅可以用来计数，还可以完成其他特定的功能，例如：作为数字系统的定时、分频，产生节拍脉冲以及进行数字运算等。