0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思正式推出Versal Premium 可提供比当前FPGA高达三倍的吞吐量

半导体动态 来源:芯智讯 作者:浪剑客 2020-03-12 09:18 次阅读

2018年10月16日,FPGA大厂赛灵思(Xilinx)在北京的“Xilinx开发者大会 ”(XDF)上,发布了全球首款自适应计算加速平台(ACAP)芯片系列Versal,并发布了AI Core系列和Prime系列。去年,这两个系列产品也已经成功推向了市场。

今天(3月11日),赛灵思举行线上发布会,正式推出了Versal ACAP产品组合的第三大产品系列—— Versal Premium。

赛灵思认为,随着来自多元化应用和工作负载(比如智能设备、视频流、物联网、企业等)的数据爆炸性增长,这也使得核心网正面临巨大的压力。

数据显示,2019年区域流量容量提升了100倍,带宽年复合增长率达到了51%。

随着数据的爆炸性增长,对于整个网络基础设施提出了更高的要求,这也加速驱动了网络转型。而在这个转型过程当中,我们可以看到三个趋势:

1、下一代核心网络加速扩展。

根据ABI Research数据显示,2020年-2024年5G核心网年复合增长率预计为313%。

2、安全已成为网络运营商最高优先级的问题。

ISH Markit的研究显示,对于网络运营商来说,过去性能、扩展性、成本一直是运营商主要关注的问题,而现在,安全性已经成为了网络运营商最为关注的问题。

3、随着数据的增长,对于计算能力与带宽的需求越来越高。

我们可以看到,现在网络的带宽的增长非常的迅速,但是,随着摩尔定律的放缓甚至是趋于消亡,芯片的计算能力越来越跟不上了。根据赛灵思的估算,2018年之时,服务器端口速度的增长已经超过了摩尔定律对于服务器CPU性能所带来的增长,并且差距正在进一步扩大。

在此背景之下,为了加速运营商的网络转型,赛灵思推出了Versal Premium ACAP系列产品,其具备了高度集成且功耗优化的网络硬核,是业界带宽最高、计算密度最高的自适应平台。专为在散热条件和空间受限的环境下运行最高带宽网络,以及需要可扩展、灵活应变应用加速的云提供商而设计。

Versal Premium ACAP系列详解

我们都知道,2018年赛灵思推出的Versal系列是业界首款自适应计算加速平台( ACAP ),是一个功能远超常规芯片架构的革命性全新异构计算器件类别。而据赛灵思介绍,其去年就已经向客户交付的Versal AI Core系列和Versal Prime系列,已经获得了几百家客户的采用,反响很好,目前正在加速生产。

而此次赛灵思推出的全新Versal Premium则是Versal Prime系列的升级款版,是针对网络基础设施推出的旗舰级产品,采用台积电7nm工艺制程打造而成,融软件可编程能力与动态可配置硬件加速、预制连接和安全功能为一体,为加快产品上市进程提供了强大引擎。

作为 Versal ACAP 的最新产品系列, Versal Premium 系列可提供比当前FPGA高达三倍的吞吐量,且拥有高度集成的软件/硬件平台,内置了以太网接口、Interlaken和加密引擎,以打造快速、安全的网络。该系列还提供了当前部署主流 FPGA 两倍的计算密度,同时还面向持续扩展的多元化且不断演进的云工作负载及网络工作负载,提供了灵活应变的能力。

Versal Prime系列

具体来说,与之前的Versal Prime系列相比,Versal Premium系列在其原有的灵活多变的平台(集成了Arm应用处理器内核和实时处理器内核、自适应硬件、DSP引擎、高速片上可编程网络等等)上,突破性地集成了功耗优化的网络硬核(ASIC),包括:400G高速加密引擎、600G Interlaken硬核、600G以太网硬核、112G PAM4收发器、带有DMA的PCIe 5.0、CCIX。

Versal Premium系列

据赛灵思介绍,Versal Premium系列所提供的网络IP集成,提供了等效22个16nm FPGA的逻辑密度,极大缩减了开发者在设计基础架构与连接上的投入,可以使得开发者将更多的精力专注于差异化。

同时,这也使得Versal Premium系列能够超越摩尔定律的局限,实现新一代的带宽与处理能力,并且能够显著降低资本支出与运营成本。

前面提到,Versal Premium系列所集成的一系列功耗优化的网络硬核,提供了等效22个16nm FPGA的逻辑密度,这也意味着Versal Premium系列可以释放更多的逻辑用于个性化定制。

根据赛灵思公布的资料显示,其Virtex UltraScale+ VU9P内部的20万个LUT被用于了控制器、存储器、PCIe接口等基础设施(包括4个存储器、4个控制器和一个PCIe+DMA),而相比之下,Versal Premium系列直接将这些作成了网络硬核,使得其基础设施对于内部的LUT的消耗为0。可以帮助客户降低异构成本,更好的专注于差异化。

另外,在易用性方面,赛灵思面向各种类型的开发人员提供了丰富的软硬件集成平台,可以让他们使用自己熟悉的框架和工具来进行开发。

对于数据科学家来说,可以通过TensorFlow、Caffe、PyTorch等同用框架来利用Versal Premium系列;软件开发者也可通过赛灵思去年推出的Vitis统一开发平台来使用Versal Premium系列;而硬件开发者则可以通过VIVADO平台来使用Versal Premium系列。

赛灵思表示,下一代基础设施需要更大的带宽密度,且方案受限于现有的外形尺寸、功耗和材料,另外,数据中心的占地面积也是有限的。这就要求,下一代的基础设施需要功耗优化的高吞吐量与计算量。

Versal Premium系列所集成的112G PAM4收发器、400G高速加密引擎、600G Interlaken硬核、600G以太网硬核、带有DMA的PCIe Gen5&CCIX等硬核IP,不仅能够提供功能优化的高带宽密度,提供自适应硬件的灵活应变性,还可适合AI和ML,可以帮助客户系统适应不断变化的算法和安全威胁。

随着 5G 网络投入运营,网络流量大幅增长,导致现有空间和功耗范围内功耗优化吞吐量与计算密度的需求不断提高。为支持业界应对这一挑战,Versal Premium 系列提供了高达 9Tb/s 的可扩展、自适应串行带宽。具体方法是将 112G PAM4 收发器与集成的网络功能模块用于核心网、城域网和数据中心互联( DCI )基础设施,将每端口带宽密度提高两倍,并降低时延高达 50%。

另外,在当前400G网络的发展与部署上,58Gb/s的PAM4收发器就足以应对,而Versal Premium系列所集成的112Gb/s PAM4收发器则可在向下兼容的基础上,同时可面向未来的单通道100G光通信和800G网络基础设施的发展需求。并且可兼容更具挑战性的铜缆线和基板。

Versal Premium系列的通道化以太网硬核能够以最小占板空间提供高达5Tb/s的可扩展以太网吞吐量,可适用于下一代核心网400G和800G基础设施,支持多速率、多标准;支持1.8Tb/s现有的Interlaken协议下的芯片间的互联通信;支持1.6TB/s加密线路速率吞吐量(拥有硬化的400G加密引擎),并支持 AES-GCM-256/128、MACsec 和 IPsec 。

Versal Premium系列是全球逻辑密度最高的7nm可编程逻辑平台,支持硬件差异化、标准演进以及AI/ML。为开发者提供了很大的差异化设计且与未来兼容:如带内网络遥测、vRAN,且适应各种标准与协议;拥有网络异常检测AI:支持入侵检测、恶意软件识别,应对新兴威胁的自适应AI算法,赛灵思随机森林算法IP;配置与网络性能AI:自动检测与性能瓶颈纠正,自动配置,最大限度延长正常运行时间。

根据赛灵思提供的数据显示,Versal Premium系列拥有业界领先的多太比特吞吐量,相比赛灵思Virtex UltraScale+(VU13P)提升了5倍以上。

在能效方面,Versal Premium系列可以低于100瓦的功耗提供单芯片800G DCI(数据中心互联)吞吐量,与前代的Virtex UltraScale+相比,功耗降低了60%。在数据中心的应用当中,Versal Premium与前代的FPGA相比,可以提供2倍的带宽密度,这也意味着,在带宽相同的情况下,Versal Premium的机柜空间占用只有前代FPGA的一半。

与此同时,Versal Premium系列还支持以嵌入式方式将预制连接与硬核集成到现有云基础设施中。从基因组学、数据分析和视频转码,到针对语音和图像识别的 AI 推断,Versal Premium 提供了高度集成的云就绪平台,为多元化的工作负载提供突破性能。

具体到AI性能方面,Versal Premium系列在NeatNet50(224 x 224)图像分类模型下的性能是英伟达Tesla V100的1.6倍,是英伟达Tesla T4的2.3倍;在Yolov2(608×608)对象检测模型下,性能分别是英伟达V100和T4的4.6倍和7.7倍;在异常检测AI方面(随机森林算法),性能是英特尔Xeon的65倍。

另外,存储器也是计算加速的一个重要瓶颈。Versal Premium系列不仅拥有1Gb的紧密耦合的存储器,可以改善性能,降低功耗和延时,同时内部还集成了LUTRAM、块RAM、UltraRAM,以及高速片上网络、硬化的内存控制器,可以提供高达123TB/s的片上存储器带宽,分别是英伟达Tesla V100和T4 GPU的9倍和25倍。而将超过123TB/s 的片上存储器带宽与可定制存储器层级相结合,能够减少数据移动从而消除相应的关键瓶颈。

赛灵思表示,Versal Premium ACAP解锁了GPU无法企及的性能。

产品与供货

赛灵思Versal Premium系列提供了7款产品,系统逻辑单元从最小160万个到最高740万个;自适应引擎LUT数量从最低72万个到最高340万个。

据介绍,Versal Premium 系列将于 2021 年上半年开始为早期用户提供样品。目前已提供文档,客户可立即使用 Versal Prime 评估套件开始原型设计。Versal Prime 器件与 Versal Premium 器件拥有众多相同的架构模块,支持引脚迁移至 Versal Premium。

责任编辑:wv

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1624

    文章

    21597

    浏览量

    601013
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    131110
收藏 人收藏

    评论

    相关推荐

    TMS320VC5510 HPI吞吐量和优化

    电子发烧友网站提供《TMS320VC5510 HPI吞吐量和优化.pdf》资料免费下载
    发表于 10-16 09:35 0次下载
    TMS320VC5510 HPI<b class='flag-5'>吞吐量</b>和优化

    TMS320C6474模块吞吐量

    电子发烧友网站提供《TMS320C6474模块吞吐量.pdf》资料免费下载
    发表于 10-15 13:52 0次下载
    TMS320C6474模块<b class='flag-5'>吞吐量</b>

    TMS320C6474通用总线架构(CBA)吞吐量

    电子发烧友网站提供《TMS320C6474通用总线架构(CBA)吞吐量.pdf》资料免费下载
    发表于 10-15 10:29 0次下载
    TMS320C6474通用总线架构(CBA)<b class='flag-5'>吞吐量</b>

    TMS320DM36x SoC架构和吞吐量

    电子发烧友网站提供《TMS320DM36x SoC架构和吞吐量.pdf》资料免费下载
    发表于 10-14 10:51 0次下载
    TMS320DM36x SoC架构和<b class='flag-5'>吞吐量</b>

    TMS320C6472/TMS320TCI6486的吞吐量应用程序报告

    电子发烧友网站提供《TMS320C6472/TMS320TCI6486的吞吐量应用程序报告.pdf》资料免费下载
    发表于 10-14 09:27 0次下载
    TMS320C6472/TMS320TCI6486的<b class='flag-5'>吞吐量</b>应用程序报告

    求助,关于使用iperf测量mesh节点吞吐量问题求解

    我把esp-mesh-lite的no-route例程和iperf例程合在一起,想测试两个mesh节点间tcp通信的吞吐量,实际过程中一开始流量正常,数秒后客户端发数据这边monitor卡死没有任何
    发表于 07-23 06:59

    科普 | 一文了解FPGA

    FPGA 方案和 ASIC 方案成本比较 4)技术趋势:制程迭代驱动 33 年发展,平台型产品是未来。 1985 年发明 FPGA
    发表于 07-08 19:36

    用Iperf例程测试ESP32-C6的TCP通信,吞吐量很低的原因?

    为什么我用官网的Iperf例程测试ESP32-C6的TCP通信,吞吐量才0.33Mbps
    发表于 06-06 07:47

    给我一个FPGA,可以撬起所有显示的接口和面板

    FPGA开发了针对视频领域的各种专用传输接口,针对8K应用的HDMI2.1,DP1.4等,我们利用FPGA可编程快速迭代的特点,最早给出解决方案,可以竞争对手,或者ASIC方案,更快的推出
    发表于 04-25 18:10

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 917次阅读

    科普 | 一文了解FPGA技术知识

    FPGA 方案和 ASIC 方案成本比较 4)技术趋势:制程迭代驱动 33 年发展,平台型产品是未来。 1985 年发明
    发表于 03-08 14:57

    如何提高CYBT-243053-02吞吐量

    你好我们一直在使用“EZ-Serial Firmware: v1.4.13.13 Sep 22 2023 10:24:41”测试“CYBT-243053-02”,我们得到的吞吐量 PUART 高
    发表于 02-27 06:56

    GD32VW553吞吐量及场景功耗测试指南应用说明

    电子发烧友网站提供《GD32VW553吞吐量及场景功耗测试指南应用说明.pdf》资料免费下载
    发表于 12-14 10:20 1次下载
    GD32VW553<b class='flag-5'>吞吐量</b>及场景功耗测试指南应用说明

    影响ATE电源系统吞吐量的关键因素

    从串行设备测试改变为并行设备测试可以显著地增加测试系统吞吐量。测试执行活动的大部分可能涉及使用DC电源设置条件和进行测量。配置测试系统,使其能够使用多个直流电源同时对多个设备执行测试,是显著提高测试吞吐量的一种经济有效的方法。
    发表于 11-29 12:36 329次阅读
    影响ATE电源系统<b class='flag-5'>吞吐量</b>的关键因素

    如何显著提高ATE电源吞吐量

    作为一名测试工程师,你的工作并不容易。降低成本和提高系统吞吐量的压力一直存在。本文中,我们将讨论影响系统吞吐量的关键因素以及如何降低ATE测试成本。
    的头像 发表于 11-08 14:59 645次阅读
    如何显著提高ATE电源<b class='flag-5'>吞吐量</b>?