重点
● TSMC认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程
● 3DIC Compiler可提高先进封装设计生产率
● 集成Ansys芯片封装协同分析解决方案,可实现可靠的签核和设计实时分析
新思科技(Synopsys)近日宣布与TSMC合作,为先进封装解决方案提供经认证的设计流程。这些解决方案使用新思科技3DIC Compiler产品,进行CoWoS®-S (基于硅中介层的CoWoS)和InFO-R(基于高密度晶圆级RDL InFO)设计。3DIC Compiler为当今高性能计算、汽车电子和移动产品等应用场景所需的复杂多裸片系统提供了封装设计解决方案。
“人工智能和5G网络等应用对高集成度、低功耗、小尺寸和快速产出的要求不断提升,推动了对先进封装技术的需求。TSMC创新的3DIC技术,例如CoWoS®和InFO,以极具竞争力的成本为客户提供更强的功能和更高的系统性能,协助客户实现创新。我们与新思科技合作,为使用TSMC CoWoS®和InFO封装技术的客户提供经认证的解决方案,协助其高效快速完成功能化产品。”
—— Suk Lee
设计基础设施管理部门资深部长
TSMC
新思科技3DIC Compiler解决方案提供了统一的芯片封装协同设计和分析环境,可在封装中创建最佳的2.5D/3D多裸片系统。该解决方案包括TSMC设计宏单元(MACRO)支持以及基于CoWoS®技术的高密度中介层连接器自动布线等功能。对于基于RDL的InFO设计,通过自动DRC感知、全角度多层信号和电源/接地布线、电源/接地层创建和虚拟金属插入,以及对TSMC设计宏单元的支持,可将计划时间从数月缩短到几周。
对于CoWoS-S和InFO-R设计,需要在封装和整个系统的背景下分析裸片。裸片感知封装和封装感知裸片的电源完整性、信号完整性和热分析对于设计验证和签核至关重要。将Ansys的RedHawk™系列芯片封装协同分析解决方案集成到3DIC Compiler可以满足这一关键需求,从而实现无缝分析,更快地收敛到最佳解决方案。通过优化设计冗余,客户可以实现更小尺寸的设计和更高的性能。
责任编辑:haq
-
芯片
+关注
关注
453文章
50387浏览量
421750 -
解决方案
+关注
关注
0文章
522浏览量
40125 -
人工智能
+关注
关注
1791文章
46841浏览量
237521 -
5G
+关注
关注
1353文章
48366浏览量
563334
发布评论请先 登录
相关推荐
评论