0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

探究电阻布局对端接效果的影响

edadoc 来源:高速先生 作者:高速先生 2023-02-27 17:29 295次阅读

作者:一博科技高速先生成员 孙小兵

端接就是人为加入电阻来改善信号由于链路阻抗突变带来的反射问题的一种方式,并且引入成本也较低,在很多场合都有运用。但是端接电阻摆放位置一直困惑大家,或许大家只知道串联电阻需要靠近发送端摆放,并联电阻需要靠近接收端摆放,但不知道怎么衡量能够接受的距离是多少。在实际单板设计中由于芯片周边空间有限,往往可能需要从BGA中引出较长的一段走线再接上端接电阻,而这段较长走线可能会影响端接效果。下面我们就分别探讨串联电阻和并联电阻到芯片端走线距离对端接效果的影响。

实际运用场合中串阻链路模型如图所示。串阻和驱动器之间存在一段较长的走线,这段桩线的长度会直接影响端接效果。如果串阻距离发送器较远,桩线较长,串阻就可能没有端接效果。下面我们探究一下这段桩线的长度Lstub对端接效果的影响。

poYBAGP8eAOALh0sAABTnZrLyS8087.png

下图是串阻前面桩线长度延时TD0分别为1Tr、Tr/2、Tr/5时在末端接收信号的反射振幅情况。当桩线延时达到上升时间的一半时,信号反射振幅会达到最大,桩线越短,反射振幅就越小。

pYYBAGP8eASADcPbAAGuKYm5X_8486.png

上面是当信号上升时间一定,前面桩线长度变化时对串联端接效果的影响。那么当桩线长度一定时,改变信号上升时间对端接效果有没有影响呢?下面我们又来探究信号上升时间Tr分别是桩线时延TD0、3*TD0、5*TD0时末端接收信号的反射振幅情况。反射幅度随着信号上升时间的增加而逐渐减小。

poYBAGP8eASAAnlWAAHDxbIOl3M067.png

根据以上结果分析可知,信号上升时间和串阻到芯片走线距离的关系会影响串联端接效果。在设计中建议桩线的延时应该不超过六分之一的信号上升时间,即TDstub≤Tr/6,这样接收端的噪声基本能够控制在10%以内。例如信号上升时间为300ps,桩线的延时应当要小于50ps,即桩线的长度不超过300mil基本不会出现问题。

接下来我们探讨并联端接链路中电阻到末端距离对信号的影响。在理想情况下电阻最好放在接收器之后,仿真链路模型如下。传输线先连接到接收端,然后再引一段“尾巴”走线到端接电阻,端接电阻尾线阻抗与并联电阻值保持一致。这样信号先到接收端,然后再到端接电阻。这种状态下端接电阻的尾线长度Ltail对信号质量影响非常小。下面也验证了端接尾线传输延时分别是Tr和Tr/10两种情况下接收端的信号波形状态。

pYYBAGP8eAWAMDyRAACEQ6_H9KU953.png

poYBAGP8eAWAMWK_AADFw4-S4p0030.png

可以看到两个信号波形几乎完全重合,信号质量非常良好。由此分析可知,端接电阻尾线长度对端接效果几乎没有影响。

在实际项目设计中,端接不可能完全都从信号接收端接出来,总会在端接电阻分支点和接收端之间存在一段长度的走线,如下图链路模型。这段桩线的长度Lstub会影响信号接收质量,若桩线过长将削弱端接效果。

pYYBAGP8eAaAXqFtAACKCMMY5fs677.png

下图显示的是接收端前面桩线长度分别为Tr、Tr/2、Tr/5情况下接收端信号波形状态。可以看出当桩线长度越短,端接效果就越好。建议端接电阻前面桩线延时小于Tr/6。

poYBAGP8eAaABAwvAAFHJInrJ-c283.png

当采用端接来改善信号反射时,串联阻应尽可能靠近发送端放置,建议芯片输出到串阻的走线延时小于六分之一的信号上升时间;并联电阻应尽可能靠近接收端放置,端接电阻支路尾线长度对端接效果影响较小,建议端接电阻分支点到接收端的走线延时小于六分之一的信号上升时间。这或许也是为什么到DDR5后地址线的末端端接也改成了ODT的形式。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    87

    文章

    5600

    浏览量

    174118
  • 驱动器
    +关注

    关注

    54

    文章

    8519

    浏览量

    148740
  • DDR5
    +关注

    关注

    1

    文章

    440

    浏览量

    24643
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1973

    浏览量

    13204
收藏 人收藏
    相关推荐
    热点推荐

    DDR终端匹配电阻的长度多少合适?

    上次我们对不加端接电阻和加端接电阻之后的仿真结果做了分析之后我们得出在DDR采用菊花链拓扑结构的时候是需要加端接电阻的,这次我们看看DDR末端的端接电阻距离最后一片DDR远一点
    的头像 发表于 12-28 16:55 1313次阅读
    DDR终端匹配<b class='flag-5'>电阻</b>的长度多少合适?

    探究电阻的串联、并联和混联

    电阻与它的长度的定性关系。提示:导体越长,电阻越大。(2)导体电阻与它的横截面积的定性关系。提示:导体越粗,电阻越小。自主探究一、
    发表于 05-08 12:06

    关于上下拉电阻探究

    电平级别但是会增加负载。下面再来探究一下关于电阻值的选择:关于电阻的参数不能一概而定,要看电路其他参数而定,比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值,就要参考该引脚的内阻来定
    发表于 10-25 09:53

    高速电路中电阻端接的作用

    我们在电路上直接串联一个电阻,使得输出阻抗加上电阻阻值的总阻抗等于传输线阻抗,这样就能保证阻抗的连续性,减小信号的反射。串联端接实现比较简单,缺点也比较明显。由于线路中串联了电阻,会影
    发表于 03-16 11:29

    不加端接电阻的快乐,你们绝对想象不到!

    `作者:黄刚对于做过DDR模块的PCB工程师来说有没有过这样的体验,在板子小密度高的情况下,要是突然发现原理图上没有那一大把地址信号的端接电阻,他们的心情一定会是这样的…掐指一算,基本上一个DDR
    发表于 09-10 14:48

    探究电阻布局端接效果的影响

    可能会影响端接效果。下面我们就分别探讨串联电阻和并联电阻到芯片端走线距离对端接效果的影响。实际运
    发表于 02-27 17:31

    抽头式下拉端接

    有时ECL电路采用图2.10所示的抽头示端接方式进行端接。根据所期望的总的阻抗和终端电压来计算抽头式端接的有交电阻值公式为:
    发表于 06-01 15:49 660次阅读
    抽头式下拉<b class='flag-5'>端接</b>

    Android 仿facebook布局效果

    Android 仿facebook布局效果
    发表于 03-19 11:23 0次下载

    时钟信号抖动怎么办?串行端接、下拉电阻电阻桥、LVPECL来帮忙

    , ZIN是接收器的输入阻抗。 PS:这里仅显示CMOS和PECL/LVPECL电路。 串行端接 实际上,因为阻抗会随频率动态变化,难以达到阻抗匹配,所以缓冲器输出端可以省去电阻(R)。 优势: 低功耗解决方案(没有对地的吸电流) 很容易计算R的值 R (Z0 ZOUT)
    发表于 11-11 15:55 8571次阅读
    时钟信号抖动怎么办?串行<b class='flag-5'>端接</b>、下拉<b class='flag-5'>电阻</b>、<b class='flag-5'>电阻</b>桥、LVPECL来帮忙

    浅谈拓扑和不同端接方式

    末端并联端接也用的比较多,如前文提到的T点及Fly_by拓扑,其中上拉比较常见,端接电阻通常和传输线阻抗一致。
    的头像 发表于 04-11 09:56 2914次阅读
    浅谈拓扑和不同<b class='flag-5'>端接</b>方式

    高速数字设计第6章 端接

    本章的主要内容 末端端接与串联端接的比较 选择合适的端接电阻 端接器件之间的串扰
    发表于 09-20 14:42 1次下载

    浅析末端并联端接位置

    末端并联端接电阻最好放在接收器之后,走线先连接到接收器,然后拉出一条“尾巴”,端接电阻放在“尾巴”后面,如图所示。
    的头像 发表于 03-22 16:16 1271次阅读
    浅析末端并联<b class='flag-5'>端接</b>位置

    为什么电路端接电阻能改善信号完整性?

    为什么电路端接电阻能改善信号完整性? 在电路设计中,信号完整性是一个极其重要的概念。信号完整性是指信号在传输、转换和处理过程中所遭受的失真、干扰或损失。这些信号可能是模拟信号或数字信号,它们的完整性
    的头像 发表于 10-24 10:04 1315次阅读

    端接电阻基础知识

    电子发烧友网站提供《端接电阻基础知识.doc》资料免费下载
    发表于 11-21 09:31 0次下载
    <b class='flag-5'>端接电阻</b>基础知识

    端接电阻没选对,DDR颗粒白费?

    端接可以解决很多反射问题,如果还有问题,有没有一种可能是端接电阻阻值没选对?
    的头像 发表于 03-04 15:44 848次阅读
    <b class='flag-5'>端接电阻</b>没选对,DDR颗粒白费?

    有几种电平转换电路,适用于不同的场景

    一.起因一般在消费电路的元器件之间,不同的器件IO的电压是不同的,常规的有5V,3.3V,1.8V等。当器件的IO电压一样的时候,比如都是5V,都是3.3V,那么其之间可以直接通讯,比如拉中断,I2Cdata/clk脚双方直接通讯等。当器件的IO电压不一样的时候,就需要进行电平转换,不然无法实现高低电平的变化。二.电平转换电路常见的有几种电平转换电路,适用于

    张飞实战电子官方
    1天前
    248

    瑞萨RA8系列教程 | 基于 RASC 生成 Keil 工程

    对于不习惯用 e2 studio 进行开发的同学,可以借助 RASC 生成 Keil 工程,然后在 Keil 环境下愉快的完成开发任务。

    RA生态工作室
    05-01 10:00
    462

    共赴之约 | 第二十七届中国北京国际科技产业博览会圆满落幕

    作为第二十七届北京科博会的参展方,芯佰微有幸与800余家全球科技同仁共赴「科技引领创享未来」之约!文章来源:北京贸促5月11日下午,第二十七届中国北京国际科技产业博览会圆满落幕。本届北京科博会主题为“科技引领创享未来”,由北京市人民政府主办,北京市贸促会,北京市科委、中关村管委会,北京市经济和信息化局,北京市知识产权局和北辰集团共同承办。5万平方米的展览云集

    芯佰微电子
    1天前
    510

    道生物联与巍泰技术联合发布 RTK 无线定位系统:TurMass™ 技术与厘米级高精度定位的深度融合

    道生物联与巍泰技术联合推出全新一代 RTK 无线定位系统——WTS-100(V3.0 RTK)。该系统以巍泰技术自主研发的 RTK(实时动态载波相位差分)高精度定位技术为核心,深度融合道生物联国产新兴窄带高并发 TurMass™ 无线通信技术,为室外大规模定位场景提供厘米级高精度、广覆盖、高并发、低功耗、低成本的一站式解决方案,助力行业智能化升级。

    道生物联
    1天前
    435

    智能家居中的清凉“智”选,310V无刷吊扇驱动方案--其利天下

    炎炎夏日,如何营造出清凉、舒适且节能的室内环境成为了大众关注的焦点。吊扇作为一种经典的家用电器,以其大风量、长寿命、低能耗等优势,依然是众多家庭的首选。而随着智能控制技术与无刷电机技术的不断进步,吊扇正朝着智能化、高效化、低噪化的方向发展。那么接下来小编将结合目前市面上的指标,详细为大家讲解其利天下有限公司推出的无刷吊扇驱动方案。▲其利天下无刷吊扇驱动方案一

    其利天下技术
    05-10 16:29
    1k

    电源入口处防反接电路-汽车电子硬件电路设计

    一、为什么要设计防反接电路电源入口处接线及线束制作一般人为操作,有正极和负极接反的可能性,可能会损坏电源和负载电路;汽车电子产品电性能测试标准ISO16750-2的4.7节包含了电压极性反接测试,汽车电子产品须通过该项测试。二、防反接电路设计1.基础版:二极管串联二极管是最简单的防反接电路,因为电源有电源路径(即正极)和返回路径(即负极,GND),那么用二极

    张飞实战电子官方
    05-09 19:34
    881

    半导体芯片需要做哪些测试

    首先我们需要了解芯片制造环节做⼀款芯片最基本的环节是设计->流片->封装->测试,芯片成本构成⼀般为人力成本20%,流片40%,封装35%,测试5%(对于先进工艺,流片成本可能超过60%)。测试其实是芯片各个环节中最“便宜”的一步,在这个每家公司都喊着“CostDown”的激烈市场中,人力成本逐年攀升,晶圆厂和封装厂都在乙方市场中“叱咤风云”,唯独只有测试显

    汉通达
    05-09 10:02
    815

    解决方案 | 芯佰微赋能示波器:高速ADC、USB控制器和RS232芯片——高性能示波器的秘密武器!

    示波器解决方案总述:示波器是电子技术领域中不可或缺的精密测量仪器,通过直观的波形显示,将电信号随时间的变化转化为可视化图形,使复杂的电子现象变得清晰易懂。无论是在科研探索、工业检测还是通信领域,示波器都发挥着不可替代的作用,帮助工程师和技术人员深入剖析电信号的细节,精准定位问题所在,为创新与发展提供坚实的技术支撑。一、技术瓶颈亟待突破性能指标受限:受模拟前端

    芯佰微电子
    05-09 10:36
    1.5k

    硬件设计基础----运算放大器

    1什么是运算放大器运算放大器(运放)用于调节和放大模拟信号,运放是一个内含多级放大电路的集成器件,如图所示:左图为同相位,Vn端接地或稳定的电平,Vp端电平上升,则输出端Vo电平上升,Vp端电平下降,则输出端Vo电平下降;右图为反相位,Vp端接地或稳定的电平,Vn端电平上升,则输出端Vo电平下降,Vn端电平下降,则输出端Vo电平上升2运算放大器的性质理想运算

    张飞实战电子官方
    05-08 19:34
    611

    ElfBoard技术贴|如何调整eMMC存储分区

    ELF 2开发板基于瑞芯微RK3588高性能处理器设计,拥有四核ARM Cortex-A76与四核ARM Cortex-A55的CPU架构,主频高达2.4GHz,内置6TOPS算力的NPU,这一设计让它能够轻松驾驭多种深度学习框架,高效处理各类复杂的AI任务。

    ElfBoard
    05-08 15:01
    1.1k

    米尔基于MYD-YG2LX系统启动时间优化应用笔记

    1.概述MYD-YG2LX采用瑞萨RZ/G2L作为核心处理器,该处理器搭载双核Cortex-A55@1.2GHz+Cortex-M33@200MHz处理器,其内部集成高性能3D加速引擎Mail-G31GPU(500MHz)和视频处理单元(支持H.264硬件编解码),16位的DDR4-1600/DDR3L-1333内存控制器、千兆以太网控制器、USB、CAN、

    米尔电子
    05-08 08:07
    404

    运放技术——基本电路分析

    虚短和虚断的概念由于运放的电压放大倍数很大,一般通用型运算放大器的开环电压放大倍数都在80dB以上。而运放的输出电压是有限的,一般在10V~14V。因此运放的差模输入电压不足1mV,两输入端近似等电位,相当于“短路”。开环电压放大倍数越大,两输入端的电位越接近相等。“虚短”是指在分析运算放大器处于线性状态时,可把两输入端视为等电位,这一特性称为虚假短路,简称

    张飞实战电子官方
    05-07 19:32
    554

    飞凌嵌入式携手中移物联,谱写全国产化方案新生态

    4月22日,飞凌嵌入式“2025嵌入式及边缘AI技术论坛”在深圳成功举办。中移物联网有限公司(以下简称“中移物联”)携OneOS操作系统与飞凌嵌入式共同推出的工业级核心板亮相会议展区,操作系统产品部高级专家严镭受邀作《OneOS工业操作系统——助力国产化智能制造》主题演讲。

    飞凌嵌入式
    05-07 11:26
    1.7k

    ATA-2022B高压放大器在螺栓松动检测中的应用

    实验名称:ATA-2022B高压放大器在螺栓松动检测中的应用实验方向:超声检测实验设备:ATA-2022B高压放大器、函数信号发生器,压电陶瓷片,数据采集卡,示波器,PC等实验内容:本研究基于振动声调制的螺栓松动检测方法,其中低频泵浦波采用单频信号,而高频探测波采用扫频信号,利用泵浦波和探测波在接触面的振动声调制响应对螺栓的松动程度进行检测。通过螺栓松动检测

    Aigtek安泰电子
    05-06 18:44
    1.1k

    MOS管驱动电路——电机干扰与防护处理

    此电路分主电路(完成功能)和保护功能电路。MOS管驱动相关知识:1、跟双极性晶体管相比,一般认为使MOS管导通不需要电流,只要GS电压(Vbe类似)高于一定的值,就可以了。MOS管和晶体管向比较c,b,e—–>d(漏),g(栅),s(源)。2、NMOS的特性,Vgs大于一定的值就会导通,适合用于源极接地时的情况(低端驱动),只要栅极电压达到4V或10V就可以

    张飞实战电子官方
    05-06 19:34
    590