DDR2／行动DDR - 嵌入式芯片的标准界面及厂商差异

　　DDR2／行动DDR

　　DDR2是双倍资料速率（DDR）SDRAM规格的后继标準，这两个标準并不相容。DDR2在匯流排时脉讯号的上升与下降边缘传输资料，并以更高的匯流排速度运作，再进行各个内部时脉週期四次的资料传输。

　　简化型DDR2控制器包括以下设计区块：

　　• 记忆体控制

　　• 读取介面

　　• 写入介面

　　• I/O区块
       
       

　　这些区块及其与DDR2记忆体晶片和核心逻辑的关係如图2所示。

　　记忆体控制区块从记忆体存取应用特定核心逻辑，或从应用特定核心逻辑存取记忆体。读取实体区块负责处理在各个读取週期中，撷取资料的外部讯号时序，而写入实体区块，则使用适当的外部讯号时序来管理时脉与资料的发出。

　　位元组宽双向资料回应（DQS）随资料（DQ）透过对外传输，用以进行撷取。DQS在读取记忆体时，由控制器透过边缘对齐的方式传输，在写入记忆体时，则採取中央对齐的方式。单晶片延迟锁相迴路（DLL），用以锁定DQS及对应的DQ。可在电压及温度发生变化时确保能够相互追踪。

　　DDR2 SRAM具有差动时脉输入，可降低时脉输入负载週期变化所造成的影响。DDR2 SRAM也支援资料遮罩讯号（data mask signal），可在各个写入週期中为资料位元加入遮罩。

　　行动DDR（MDDR）也称低功耗双倍资料传输率记忆体（LPDDR），传统记忆体运作电压为2.5V或3.3V，而其运作电压为1.8V，通常用于可携式电子产品。行动DDR记忆体也支援传统DDR2记忆体不具备的低功耗状态。与所有DDR记忆体一样，双倍资料传输率是透过装置时脉上下边缘同时传输资料而达成。

　　uPP

　　由于单晶片周边的数量受成本或其他限制条件约束，系统设计人员通常寻求将资料传入与传出晶片的新方法。其中一种是利用未使用的视讯连接埠资源，高速收发非视讯资料。这种方法的其中一个缺点是资料必须转为视讯格式（video frame），在运作中需要部份处理器MIPS的支援，而在设计週期中则需要佔用宝贵的程式设计时间。

　　其他的方法存在类似的困难，而且大多数标準单晶片资料介面都是序列连接埠，无法执行高速传输。

　　因此，许多系统设计人员认识到，将不符合特定介面标準但能够以多种方式配置的弹性高速周边专用于资料传输，可达到显着的优势。如果系统处理器必须与高速DAC、ADC、DSP及FPGA连接而达到250MBps的高速资料传输，则此类知识就相当有助益。

　　这种周边的基本架构很简单，具有许多个别平行匯流排的通道，经过配置可容纳超过一个字元长度（word length）以上。其中也有内部DMA区块，其运作不需要佔用核心的 MIPS。单倍或双倍资料速率以及多种资料封包格式也适用。

　　TI各种嵌入式处理器均提供通用平行连接埠（uPP），包括Sitara ARM9 AM1808与AM1806微处理器（MPU），以及包含TMS320C674x核心与ARM9核心的OMAP-L138处理器。与SPI及UART等序列周边不同，uPP可为设计人员提供平行资料匯流排的优势，各通道资料宽度为8位元及16位元。

　　uPP在以75MHz的最高时脉速率运作时，能以远远高于序列连接埠周边的速度传输资料。例如，以75MHz速率运作的单一16位元uPP通道，比以50MHz速率运作的SPI周边快24倍。图3显示简化的配置图。

　　

　　uPP最重要的功能包括：

　　?具有个别资料匯流排的两个独立通道：通道可同时以相同或相反方向运作

　　?I/O速度高达75MHz，各通道资料宽度为8至16位元

　　?内部DMA－可释放CPU EDMA

　　?具有极少控制接脚的简单通讯协定（可配置：各通道2至4个）

　　?单倍及双倍资料速率（使用时脉讯号的单边或两边）：双倍资料速率需要37.5MHz的最高时脉速率

　　?支援9至15位元资料宽度的多种资料封包格式

　　?资料交错模式（限单通道）

　　uPP与另一种专用于可配置资料处理的TI周边「主机连接埠介面」（HPI）有某些相似处。HPI是一种可供外部主机直接存取处理器内部记忆体的平行介面。然而，不同于HPI，uPP不允许外部装置直接存取记忆体，而需要装置软体对I/O传输进行伫列。最大的差异在于uPP比HPI更快速，而且通讯协定也更简单。

　　uPP主要用于FPGA或DSP等需要晶片外即时处理的应用，能够为医疗领域等立即需要资料的市场带来极大的优势。透过uPP，决策处理器能够运用最新资讯做出结论。