模块设计 - 交通信号控制机的信号冲突检测设计方案与实现

SPI协议（Serial Peripheral Interface），即串行外围设备接口，是一种高速全双工的通信总线。SPI总线包含4条总线，分别为NSS、SCK、MOSI、MISO，FPGA SPI时序如图3所示。从图中可以看出，FPGA在时钟的下降沿采集灯组的数据，在上升沿发送数据。数据的传输是从低位开始，接收的灯组信号存到三组16位寄存器P0、P1、P2。P0、P1、P2的数据格式一样，如图4所示，分别表示不同的道路方向。G是绿灯信号，Y是黄灯信号，R是红灯信号，下标表示不同的形式，如左转、右转等。另有一组4位的寄存器YS用于存放黄闪数据，当处于黄闪状态时，YS寄存器的值以时钟分频模块控制的时钟频率进行0/1交替改变，并通过SPI发送至灯组驱动，从而控制灯组驱动进入黄闪状态，SPI模块如图5所示。

4.2 时钟分频模块

 

时钟分频模块相当于整个电路的驱动模块，所有冲突检测模块都是在时钟分频模块提供的时钟下工作。如图6所示，输入的系统时钟CLKIN被分频为BUSY、CHCK、ADR3、ADR2、ADR1、ADR0，频率为62.5 Hz~2 kHz。分频器是通过计数器实现的，计数的方式如式（1）所示[6]，当计数到波形翻转时间点时将波形输出取反。BUSY和CHCK的功能如表1所示，当BUSY为1时，冲突检测电路通过SPI开始接收灯组状态数据，如果处于黄闪状态，则同时发送黄闪数据。ADR3～ADR0是ROM校验表的地址，可以寻址16个16位绿冲突矩阵数据。CLK4HZ是黄灯闪烁的频率，RD信号是ROM的读数据信号，频率是4 kHz。由于RD读信号和ADR地址信号不能同时跳变，否则数据将会不稳定，从而读不到正确的数据，因此需要将RD信号与ADR0的地址错开，如图7所示，程序设计是通过16 kHz时钟分频得到4 kHz，但是在复位时计数器从1开始计数，最后将4 kHz取反后输出到RD信号。

4.3 冲突检测模块

 

绿冲突检测模块是本文设计的核心模块，其检测周期定为4 ms。在检测周期开始时，先将P0、P1、P2三灯组中的15路绿灯信号读入8位寄存器G_SIG0、G_SIG1，其位置排列如图8所示。绿冲突检测就是寻找绿冲突矩阵数据中定义的同时点亮的绿灯对子，如果找到一个或一个以上的对子就判定发生了绿冲突。因此，寻找过程就是一个循环处理过程。首先判断G_SIG0或G_SIG1中的i位是否为1（i为0~14），如果i为1，说明i位的绿灯亮；其次，把G_SIG0或G_SIG1中的i位值清零。i位清零后，如果G_SIG0或G_SIG1中的值不为零，说明有与Gi成对的绿灯对子存在。把这个数值与绿冲突矩阵数据中Gi对应的数据相与，若结果不为零，说明有与Gi成对但不允许同时点亮的绿灯对子存在，即存在绿冲突，循环处理结束，准备输出黄闪。如果结果为零，i加1，进行下一轮比对处理。

按照冲突矩阵的数据格式，需将G0~G15分别与第2节中描述的绿冲突矩阵数据的三块数据进行校验，FPGA程序设计如图9所示。在每次读信号到来时，FPGA读入2字节数据，随后地址信号ADR加1计数，地址ADR 0~3的区域为第一块数据，4~7的区域为第二块数据，8~11的区域为第三块数据。在满足时序（BUSY为0，CHCK为1）与不黄闪的条件下，读入的第一块数据用于绿灯状态G0~G7与自身的比对，第二块数据用于绿灯状态G0~G7与绿灯状态G8~G14的比对，第三块数据用于绿灯状态G8~G14与自身的比对。如果比对处理结果判定为绿冲突，则将绿冲突临时标志置1，否则将临时标志清0。

4.4 黄闪延时判断模块