信号采集 - 一种基于FPGA的数字频谱仪设计与实现

2.1、信号采集模块

AD9226芯片是ADI公司的12bit量化、65MSPS模数转换器，采用单电源供电，内置一个片内高性能采样保持放大器和基准电压源，采用多级差分流水线架构，AD采样频率理论上可以达到65MHz。根据ADI公司提供的芯片数据手册以及FPGA配套模块的相关资料，设计信号采集模块如图2。

图2

2.2、高速FFT模块

高速FFT模块依托FPGA开发系统进行搭建，以按键为工作开始的标志，对信号采集模块输出的数据截取长度为512的短时窗，接着利用XILINX公司提供的IP核构建FFT计算单元，对512个采样数据进行FFT计算，并将FFT计算结果按序依次保存到事先分配的LCD显示内存中，更新频谱图的显示数据。

（1）FPGA需要实现按键检测，以按键作为允许FFT计算单元输入新采样数据的标志。

（2）FPGA需要调用快速傅立叶变换（FFT）IP核，将参数定义为短时窗长度512、非流水线式基2蝶形运算、12bit整型输入、8bit整型输出、50MHz工作频率等状态，设置好何时读取新数据、何时输出计算结果的标志位等等。

（3）FPGA需要调用坐标旋转数字计算机（CORDIC）IP核，对FFT计算所得的实部数据和虚部数据进行模值计算或者相角计算。

（4）FPGA分配出数据存储区域作为LCD的显示内存，将前256个模值计算结果或相角计算结果（FFT的运算过程决定了幅频特性图前256个数据与后256个数据轴对称，相频特性图前256个数据与后256个数据中心对称），由显存送入LCD数据接口。整个设计流程最为重要的是时序，每个模块的工作时序以及标志位必须互相关联，且由于各种计算单元是单接口串行输出，因此尤其要注意高速信号传输时由于时序设计不当而产生的“竞争冒险”现象，因此一个锁相环IP核也必不可少。

整个FPGA高速FFT模块的工作框图如图3。

图3

2.3、LCD可视化界面模块

对于4.3寸TFT液晶显示屏，像素为480*272，颜色规格为24bitRGB。由于FPGA开发系统不像ARM开发系统有许多现成的库函数可以调用，因此在编程驱动LCD时需要自行设定扫描刷新频率、横向与纵向扫描控制信号等，配合LCD的显示内存，实现扫描到LCD每个位置时输出对应的颜色数据即可。由于LCD显存中的数据变化速率（由按键决定）并不快，远远慢于正常液晶屏的扫描频率（60帧/秒），因此LCD显示出的频谱图应当为静态图像。此外，在显示图像时还要增加坐标轴，将各个谐波的对应频率与幅度显示在坐标轴旁，或者增加标度，使得谐波分量的相关信息可读出。

谐波分量在256个计算结果中的对应下标k（0~255）与实际谐波频率f的换算公式为：

式（1）中，fs为实际AD采样频率50MHz，N为截取短时窗的长度，即FFT计算长度512。