- NI LabVIEW Communications 802.11应用架构

图17显示了Receiver PHY+MAC循环界面，图18显示了RX PHY Top和 RX MAC Top的程序框图。

图 17. Receiver PHY+MAC循环的输入与输出

处理链内第一个模块就是FFT。 FFT会将所有有效的样本转换至频域，逐个OFDM码元地进行。

下一个模块会处理副载波域的LTF码元，以获得信道响应的近似值来进行后续的迫零信道均衡。 该估算值会映射至两个分量： 反向通道幅值和单位信道估算值。 使用这些分量即可降低均衡所需的位精确度。

基于信道估算，下一个模块会通过迫零运算来均衡802.11 OFDM码元。 完成均衡之后，即可通过导频信号评估来消除每个OFDM码元中的残留CFO和相位漂移。

图18: RX PHY Top和RX MAC Top程序框图

完成相位修正之后，接收到的样本就会进入OFDM反格式化器来移除所有的零子载波和导频副载波，并在发射器的格式化器之前以相同的顺序重新排列数据副载波。 这个反格式化器的输出端提供了I/Q星座图，可以传输至主机进行分析并调试。

进行反格式化之后，就会从QAM星座图提取比特数据，并且去除交错配置。 去交错的比特流会进入Viterbi解码器进行信道解码。

下一个模块会解码并解读L-SIG字段。 其中包含PHY参数，可能会随着每个数据包而有所差异，例如调制与编码机制(MCS)和数据包路径。 接收器PHY区块会在处理链的前几个阶段使用此信息，例如同步单元(如3.5.3小节所述)末端的OFDM选通模块以及本小节的大部分区块。 根据L-SIG估算的参数值可通过这些区块的反馈路径来提供。 代码设计可确保参数会根据这些数值正确更新。 举例来说，对于每个数据包，L-SIG会使用已知的MCS(BPSK，速率-1/2代码)来发送。 参数必须根据L-SIG的估算值进行更新，并且应用至数据负载内的OFDM码元。

最后，解码后的比特经过解密转送至MAC。

MAC端会根据MAC PDU所包含的四个FCS字节执行CRC检查。 之后会检查Type字段，以判断是否接收到DATA数据包或ACK数据包。 然后将接收数据包的目标地址与站点的设备地址进行对比检查。 如果CRC检查和地址检查通过的话，就会把接收到的数据包显示给主机。 如果是DATA数据包的话，接收和提取的MAC SDU位字节加上源位址会通过target-to-host DMA FIFO RX: PacketBytes一同发送至主机。 接收到的数据包的大小也会通过target-to-host DMA FIFO RX: NumPacketBytes提供给主机。

4. 主机实现
802.11应用架构包含了一个顶层主机.gvi，用于配置FPGA、与FPGA交换负载数据以及监控系统状态。

左上方的指示控件和输入控件均已初始化。 之后就会生成一个会话，其中包含所有必要处理的参考信息。 所有循环在执行期间都会使用这个会话簇来交换数据或访问FPGA资源。 只要按下停止(Stop)按钮或出现错误，所有的While循环都会停止运行，会话中的所有处理操作都会关闭。

可能的参数设置请查看项目的文档。

图19. Host Top-Level VI程序框图

4.1 主循环
此循环会根据主机前面板的当前设置来配置FPGA。 循环会将发射队列(Transmit Queue)的数据传输至FPGA发射器，并把FPGA接收器的解码数据放入接收队列(Receive Queue)。 如果系统不是在RF环回模式运行，就会忽略发射或接收部分。 主循环还会进一步更新主机前面板的显示项目，以反映当前的系统状态。

4.2 自动增益控制
主循环会连续监控所收到的信号功率，并且相应地调整RX路径的增益。

4.3 RF与802.11 IP配置
此循环用于设置频率、功率电平和增益，可针对发射器和接收器配置NI USRP RF前端装置。 此外还会更新前面板来显示目前的RF状态。

4.4 吞吐量测量
数据通过UDP送出去时，此循环就会监控接收器端的吞吐量。