第二个十年:从胶合逻辑到子系统 - 创新30年，从Altera那里学到什么？

　　从胶合逻辑到子系统：Altera的第二个十年

　　这是 1994 年。美国航天飞机还在执行常规任务。全世界兴致勃勃的关注彗星 Shoemaker-Levy 9 的分裂，它最终撞向了木星的大气层。连接英国和法国的英吉利海峡终于圆梦百年。令人意想不到的是，临时共和军停止了在北爱尔兰的军事敌对行动。在电子行 业，英特尔刚刚宣布，奔腾处理器克服了著名的奔腾中断缺陷，成为个人计算机的主流处理器。 Altera 开始了他的第二个十年。

　　从作为简单逻辑芯片开始 ， 可编程逻辑器件 （PLD） 十多年来一直按照摩尔定律发展 ， 越来越复杂 —— 逻辑容量超过了 10K 等价逻辑阵列。在发展过程中， PLD 分成了两种体系结构：基于布尔乘积求和的复杂 PLD （CPLD） ，并通过 EEPROM 单元进行编程，以及基于查找表 （LUT） 的 FPGA ，以微小 SRAM 来实现这些查找表。

　　这两种体系结构一开始都有其专用性。CPLD （ 图 1） 适用于具有大扇出或者严格时序约束的电路。 FPGA 适用于具有大量寄存器的设计。对于关心组合逻辑模块和状态机的设计人员，一般都认为 CPLD 更友好一些 —— 在 1994 年，这是老观点。而更喜欢 FPGA 的一批年轻设计人员则把逻辑看成文本： Verilog 或者 VHDL 。

　　
图1.CPLD体系结构

　　这两种体系结构有一个共同的发展趋势 ： 随着芯片逻辑容量的增长 ， PLD 的应用出现了变化。当 CPLD 还受限于几千个等价逻辑门时，设计人员采用芯片主要是实现中央微处理器或者微控制器 （MCU） 芯片周围的简单功能。较小的器件用作地址解码器、中断控制器，或者总线扩展器。较大的器件可以是快速状态机智能直接存储器访问控制器，处理某些实时操作， 而软件完成这些操作太慢了。

　　但是 ， 10K 逻辑门带来了新机遇。设计人员可以在大约 3K 逻辑门中开发一个 8 位 MCU ， 或者一个简单的 16 位 CPU 内核 ， 例如 ， 已经成为古董的 8086 ，它 只需要两倍的逻辑门。采用 10K-20K 逻辑门，设计人员能够开发基于小型 CPU 的子系统，例如，总线接口和可编程串行接口控制器，这些都包含在 PLD 中。与标准产品非 PLD 解决方案相比，这类设计要慢一些，能效也低，但却是完全用户可定义的，可重新编程的。最显著的是，大部分这类子系统设计都有大量的寄存器，很多都需要大量 的内部 SRAM kilobytes （KB） 。

　　Altera转向FPGA发展

　　在这种环境下 ， Altera设计人员总结出 ， 市场需要一类新产品。与 FPGA 相似，它应该采用精细粒度逻辑单元，每一个单元都含有 LUT 和寄存器。但是像 CPLD 一样，它应该使用层次化的确定性互联，以保持时序的可预测性，而且简单。 Altera 增加了第三种单元，借鉴了某类逻辑门阵列。这一新单元是一组嵌入到体系结构中的 SRAM 模块，设计用作缓冲或者高速暂存存储器、寄存器文件，或者实现复杂函数发生器的查找表。这种理念的结果是， 1995 年， Altera 推出了第一款类似 FPGA 的系列产品， FLEX® 10K 器件 （ 图 2） 。

　　
图2.FLEX 10K器件结构图

　　Altera 工程师还进一步打破了公司传统 ， 使用 SRAM 单元 —— 而不是他们可信的 EEPROM 技术来保存 FLEX 芯片的配置数据。这种选择意味着，系统每次上电时，必须从外部存储器对 FLEX 进行配置，就像基于 SRAM 的 FPGA 。但这也意味着，不需要占用大量空间的 EEPROM 单元， FLEX 逻辑单元会小很多。而且，十年磨一剑，转到 SRAM 意味着，只要有新工艺， Altera 就能够采用前沿工艺开发自己的器件，而不用等待代工线两年以上来开发嵌入式 EEPROM 。这些变革最终促使半导体行业在每一新工艺节点的第一批设计都使用了 FPGA 。