为JESD204正名 - 工程师，为什么要关注JESD204？

       为JESD204正名

　　当我们使用一个转换器的时候，我们很有必要了解采样信号及其数字表示之间的时序关系。这样做就可以在接收到信号的时候在模拟区域对采样信号进行适当的重建。会出现这种情况很明显就是在进行模数转换的时候，但在数模转换的时候同样适合。这个时序关系受到定义的ADC转换器输入信号瞬时采样边缘和转换器输出数字显示之间多个时钟周期的延迟影响。同样地，在DAC，延迟定义为数字信号转换成DAC直到模拟信号输出改变的这段时间内的时钟周期的数量。在JESD204和JESD204A的标准里，没有给准确设置转换器延迟和他的串行数字输入和输出定义的功能。

　　除此之外，转换器将会继续增加其速度和精度。这些要素就引出了这个标准第二个版本JESD204B的介绍。在2011年7月，第二个版本也就是现行本本的标准JESD204B推出，这个标准改进的一个管管元器件就是添加了规定去获得确定延迟，除此之外，数据速率支持逼近12.5Gbps，这就将设备分解成不同的速度等级。这个版本标准需要从用帧时钟作为时钟源到用设备作为主时钟源过渡。图3表示出了添加到JESD204B版本标准中的附加功能。

　　在JESD204标准的前两个版本里，没有严格规定通过接口的确定延迟。JESD204B版本通过提供一个机制、从电压升高周期到电压升高周期和通过链接再同步化，这样的话延迟就可以再重复和具有确定性。一个行之有效的方法就是通过初始化转换器初始通道的转换器排列顺序，同时及时利用一个叫做SYNC的输入信号对所有通道进行一个明确的定义。

　　另一个实施方法就是利用JESD204B最新定义的SYSREF信号。SYSREF信号相当于主时间基准，同时调整设备时钟的内部分配器和在每一个发射器和接收器的多帧时钟。这可以帮助通过系统确认确定延迟。JESD204B说明书介绍三个设备sub-classes：不支持确认延迟的Sub-class 0，通过SYSREF达到确认延迟的Sub-class 1和利用SYNC达到确认延迟的Sub-class 2。Sub-class 0可以简单的看做JESD204A，Sub-class 1是定位应用在运行500MSPS以上的的转换器，而Sub-class 2则只要为地狱500MSPS的转换器服务的。

　　除了确认延迟，JESD204B版本将其通道数据速率增加到12.5Gbps，同时将设备分为不同的速度等级。对三个速度的设备来说，源和负载阻抗都是定义在100 ? ±20%。第一速度等级从JESD204和JESD204A版本的标准校准通道数据速率，也将电气接口的通道数据速率定义在3.125Gbps。JESD204B的第二速度等级将电气接口的通道数据速率定义为6.375Gbps。这个速度等级将最小差分电压水平降到400mv的峰间值。而不是第一速度等级的500mv。 JESD204B的第三速度等级将其电气接口通道数据速率定义为12.5Gbps。这个速度把电气接口所需的最低差分电压降到360mv峰间值。随着速度等级的通道数据速率的上升，最低差分电压则相应减小，之后降低驱动器的必要转换速率会令物理实现变得更方便。

　　为了使JESD204B版本从帧时钟到设备时钟的过渡更具有灵活性。之前在JESD204和JESD204A版本中，JESD204系统的帧时钟是绝对帧时间基准。一般来说，转换器的帧时钟和采样时钟是一样的。当我们尝试去给多样化设备布置相同的信号，同时对不同路径这样就不能提供更多的灵活性，也有可能为尝试给多设备配置相同信号的系统设计带来不可预料的复杂性，也可以解析不同通路间的相交问题。在JESD204B，设备时钟是JESD204系统的每个因素的定时基准。每一个转换器和接收器都从时钟发生器电路获得相应的设备时钟。这就为系统设计带来更多的灵活性，但这要求指定给定设备的帧时钟和设备时钟之间关系。