企业号介绍

全部
  • 全部
  • 产品
  • 方案
  • 文章
  • 资料
  • 企业

深圳市金和信科技有限公司

主营品牌,TI,AD,ST,ON,NXP ,Maxim,Xilinx,Altera

148 内容数 3w 浏览量 10 粉丝

LFE5U-25F-6BG256C,FPGA - 现场可编程门阵列 Lattice ECP5; 24.3K LUTs; 1.1V

型号: LFE5U-25F-6BG256C

--- 产品参数 ---

  • 型号 LFE5U-25F-6BG256C
  • 品牌 LATTICE/莱迪斯
  • 封装 BGA256
  • 年份 22+
  • 产地 台湾

--- 数据手册 ---

--- 产品详情 ---

LFE5U-25F-6BG256C,FPGA - 现场可编程门阵列 Lattice ECP5; 24.3K LUTs; 1.1V

LFE5U-25F-6BG256C,FPGA - 现场可编程门阵列 Lattice ECP5; 24.3K LUTs; 1.1V

LFE5U-25F-6BG256C,FPGA - 现场可编程门阵列 Lattice ECP5; 24.3K LUTs; 1.1V

LFE5U-25F-6BG256C,FPGA - 现场可编程门阵列 Lattice ECP5; 24.3K LUTs; 1.1V

 

ECP5™/ECP5-5克™ FPGA器件系列经过优化,可在经济的FPGA结构中提供高性能功能,如增强的DSP架构、高速SerDes(串行化器/解串行化器)和高速源同步接口。这种结合是通过器件架构的进步和40nm技术的使用实现的,使器件适合于高容量、高速和低成本应用。

ECP5/ECP5-5G设备系列包含84k个逻辑元件的查找表(LUT)容量,并支持多达365个用户I/O。ECP5/ECP5-5G设备系列还提供多达156个18×18乘法器和广泛的并行I/O标准。

ECP5/ECP5-5G FPGA结构经过优化,具有低功耗和低成本的高性能。ECP5/ECP5-5G设备利用可重构SRAM逻辑技术,并提供流行的构建块,如基于LUT的逻辑、分布式和嵌入式存储器、锁相环(PLL)、延迟锁定环(DLL)、预设计源同步I/O支持、增强的sysDSP片和高级配置支持,包括加密和双引导功能。

ECP5/ECP5-5G设备系列中实现的预设计源同步逻辑支持广泛的接口标准,包括DDR2/3、LPDDR2/3、XGMII和7:1 LVDS。

ECP5/ECP5-5G设备系列还具有具有专用物理编码子层(PCS)功能的高速SerDes。高抖动容限和低传输抖动允许SerDes plus PCS块配置为支持一系列流行的数据协议,包括PCI Express®、以太网(XAUI、GbE和SGMII)和CPRI。使用前光标和后光标的发射去加重以及接收均衡设置使SerDes适合于通过各种形式的媒体进行发射和接收。

ECP5/ECP5-5G设备还提供灵活、可靠和安全的配置选项,如双引导功能、位流加密和TransFR字段升级功能。

与ECP5UM设备相比,ECP5-5G系列设备在SerDes中做了一些改进。这些增强功能将SerDes的性能提高到5 Gb/s数据速率。

ECP5-5G系列设备与ECP5UM设备针对针兼容。这允许您将设计从ECP5UM移植到ECP5-5G设备,以获得更高的性能。

 

格子钻石™ 设计软件允许使用ECP5/ECP5-5G FPGA系列有效地实现大型复杂设计。ECP5/ECP5-5G设备的合成库支持可用于流行的逻辑合成工具。Diamond工具使用合成工具输出及其楼层规划工具的约束条件,在ECP5/ECP5-5G设备中放置和布线设计。这些工具从路由中提取定时,并将其反注释到设计中,以进行定时验证。

莱迪思为ECP5/ECP5-5G系列提供了许多预设计的IP(知识产权)模块。通过使用这些可配置的软核IP作为标准化块,设计师可以自由地专注于其设计的独特方面,从而提高生产力。

 

 

1.1.特点

•提高逻辑密度,提高系统集成度

•12k至84k LUT

•197至365个用户可编程I/O

•嵌入式SerDes

•270 Mb/s,最高3.2 Gb/s,SerDes接口(ECP5)

•270 Mb/s,最高5.0 Gb/s,SerDes接口(ECP5-5G)

•支持RDR(1.62 Gb/s)和HDR中的eDP

•(2.7 Gb/s)

•每个设备最多四个通道:PCI Express、以太网(1GbE、SGMII、XAUI)和CPRI

•系统DSP™

•完全可级联的切片架构

•12至160个切片,实现高性能乘法和累加

•强大的54位ALU操作

•时分复用MAC共享

•舍入和截断

•每个切片支持

一半36×36,两个18×18或四个9×9乘法器

高级18×36 MAC和18×18乘法累加(MMAC)操作

•灵活的内存资源

•最高3.744 Mb sysMEM™ 嵌入式块RAM(EBR)

•194k至669k位分布式RAM

 

•sysCLOCK模拟PLL和DLL

•LFE5-45和LFE5-85中的四个DLL和四个PLL;LFE5-25和LFE5-12中的两个DLL和两个PLL

•预设计源同步I/O

•I/O单元中的DDR寄存器

•专用读/写调平功能

•专用传动逻辑

•源同步标准支持

•ADC/DAC,7:1级,XGMII

•高速ADC/DAC设备

•专用DDR2/DDR3和LPDDR2/LPDDR3内存支持,具有DQS逻辑,数据速率高达800 Mb/s

•可编程系统I/O™ 缓冲区支持多种接口

•芯片端接

•LVTTL和LVCMOS 33/25/18/15/12

•不锈钢18/15 I,II

•HSUL12

•LVDS、总线LVDS、LVPECL、RSDS、MLVDS

•subLVDS和SLVS,SoftIP MIPI D-PHY

接收机/发射机接口

 

•灵活的设备配置

•用于配置I/O的共享库

•SPI启动闪存接口

•支持双引导映像

•从SPI

•TransFR™ 用于简单字段更新的I/O

•单一事件故障(SEU)缓解支持

•软错误检测–嵌入式硬宏

•软错误纠正–无需停止用户操作

•软错误注入–模拟SEU事件以调试系统错误处理

•系统级支持

•符合IEEE 1149.1和IEEE 1532

•显示逻辑分析仪

•用于初始化和通用的片上振荡器

•ECP5的V芯电源,ECP5UM5G的1.2 V芯电源

 

 

为你推荐