频偏估计 - 基于单载波频域均衡系统的宽带通信系统设计

频偏估计同样采用搜索到的相关峰来完成，假设载波频偏为Δf，每帧有N 个符号，每个符号的周期为T。设当前帧的主相关峰为p(n)，前一帧的主相关峰为p(n–1)，则2 个主峰的相位差满足：

式中：Δφ 表示相位差；arctan 表示取反正切角； p*表示取 p 的共轭值。
载波的频偏为：

式中：Re[]表示取复数的实部；Im[]表示取复数的虚部。

由于相偏相对较小，实际设计中可以只使用虚部完成计算，以降低复杂度。设计帧长度为2 048 位，故采用本方法所能纠正的最大频偏为：
。

同步与频偏估计的实现框图见图4。

图4 同步与频偏估计

2.2 信道估计和均衡

3 FPGA 实现与测试

3.1 FPGA 实现

系统在XILINX 的xc4vlx160 上完成设计验证、调试和实际测试。系统实际测试见图5，一台电脑与安捷伦E4438C 相连接，通过matlab 设计发射机控制矢量信号发生器产生发射波形。发射机设计载波频率为137.5 MHz，符号速率为27.5 Mbps，系统采用QPSK 调制来增加传信率。信道编码模块使用码率为1/2 的卷积码与(239，223)RS码级联的方式。E4438C 的RF 端口连接到硬件平台的ADC 接口，通过示波器和另一台电脑上安装的chipscope观测接收机的各项信息，完成验证和测试。系统接收机主要由以下几部分构成：模拟前端、频偏估计、帧同步、频域信道估计和均衡、信道译码。

图5 系统实际测试

图6 频域信道估计和均衡

频域信道估计和均衡是系统中较复杂的部分，涉及到FFT、IFFT、除法器、乘法器、RAM、ROM 等XILINX IP 核。硬件实现结构见图6。均衡时，需要对接收帧做2 048 点的FFT 和IFFT，这导致系统硬件开销和时间开销很大，难以满足实时处理的要求，因此采用乒乓操作的结构，配置FFT 核为基4 突发模式。此举虽然增加了硬件开销，但能够满足处理的时间需求。此外，鉴于除法器的硬件开销很大，在设计上使用查找表的方法将除法器转化为ROM+乘法器的结构来节省资源。

在多径能量–3 dB、延时30 个符号的信道条件下均衡前后实际系统星座图对比如图7(a)和图7(b)。图中能明显看出均衡后信号的星座点汇聚成4 个点。

图7 均衡前后星座图对比

经过信道均衡后的数据已经可以作为接收数据，但为了获得更高的系统性能，均衡后的数据还要经过信道译码模块。系统设计实现了Viterbi 译码器和GF(28)域中任意长度下纠正8 或4 个错误的RS 译码器，本文不再详细介绍。

3.2 测试结果

系统在硬件平台上完成实测验证，使用Agilent E4438C 信号源获得发射信号，发射波形由matlab 编写配置文件来完成，接收端设计误码率统计模块统计系统性能。系统共占用FPGA 资源40 344 个Slice，占总量的29%。

测试环境下信道包含1 条主径和1 条多径，多径能量为–3 dB，分别测试信噪比为10 dB,9 dB,8 dB,7 dB,6.5 dB，没有多径及多径时延为10,20,30,40,50 个符号时的误码率情况，每种条件测试2.048×107 个数据，获得均衡后、Viterbi 译码后、RS 译码后的误码率统计见表1、表2、表3。

表中第1 列表示RSN，第1 行表示时延(Time Delay，TD)，以延时符号个数为单位。
由表1 可以看出，随着信噪比的下降，均衡后误码率会有较大变化，当信噪比下降到6.5 dB 时，误码率达到10-2 量级；随着多径时延的增大，误码率略有提高。对比表1 和表2 可以看出，在总体趋势保持基本一致的情况下Viterbi 译码后，除6.5 dB 下时延40 个和50 个符号的情况之外，误码率下降到10-4 量级，这说明Viterbi译码有效地纠正了均衡后系统的错误。对比表3，RS 译码后在信噪比为7 dB 以上时，除去时延50 个符号的情况下，误码率下降到10-6 量级，即使在6.5 dB 的情况下，也能达到10-4 量级，显然性能又有显著的提升。

4 结论

本文设计了宽带单载波频域均衡系统并完成FPGA 实现。实现了137.5 MHz 载波下27.5 Mbps 的码元传输速率，并在MMSE 准则下完成频域均衡，此外添加了卷积码和RS 码级联编译码。最终在Virtix-4 芯片上实现整个系统，并分别对均衡后、Viterbi 译码、RS 译码后的误码率性能做了统计和对比，测试结果表明本系统可以很好地实现宽带单载波通信。