- RF至13GHz超快速建立PLL

　　使用AD8065的有源滤波器

　　AD8065运算放大器电源电压范围为24 V，增益带宽积（GBP）约为145 MHz，并具有低噪声（7 nV/_Hz）特性。该特性使其成为有源滤波器的理想选择。

　　对于大多数PLL应用而言，建议相位裕量采用45°至55°，以保持稳定的环路，并在最大程度上缩短建立时间。在有源环路滤波器中（比如环路滤波器中存在运算放大器），则在运算放大器的单位增益频率（或增益带宽积）处会产生额外的极点。这一额外极点会引入更多相位滞后，因此在不同极点频率下可能会出现环路不稳定现象。

　　表1. 相位滞后作为GBP的函数：LBW比

　　GBP与LBW之比越高，相位迟滞越低。例如，表1显示若GBP/LBW的比值为10将使相位裕量下降5.7°。若GBP/LBW比值过低，则相位裕量同样会变得很低，使环路不稳定。

　　本电路采用2.4 MHz LBW，因此AD8065 145 MHz GBP的相位迟滞几乎可以忽略不计（GBP/LBW = 60）。

　　与OP184有源滤波器进行比较

　　OP184是一款有源滤波器PLL应用中常用的运算放大器。然而，OP184不适合用于极宽LBW的应用，因为其GBP为4 MHz。对相位裕量进行优化后，OP184便可用于宽LBW应用，但OP184终将限制最大LBW。

　　有源滤波器中的运算放大器配置为反相模式，因此ADF4159采用鉴相器的负极性编程。反相配置比较容易实现，因为运算放大器正输入能以固定电压偏置，不随运算放大器输出改变而变化，而在同相配置中运算放大器输出会改变。

　　AD8065还可用作缓冲器，降低VCO的输入电容。对于2.4 MHz LBW无源滤波器，VCO输入端与滤波器最后一个电容的组合电容值必须为1.5 pF左右。但是，VCO单独测得的输入电容为52 pF。

　　对于环路滤波器电容，建议采用C0G/NP0陶瓷电容（比标准电容具有更快的放电时间），以最大程度缩短相位建立时间。

　　该电路要求具有出色的布局、接地和去耦技术，如教程MT-031和MT-101所述。可在CN-0302设计支持包中找到完整的原理图、布局文件和物料清单。

　　测试结果

　　电路的测量相位噪声如图4所示。200 MHz跳频的频率和相位建立时间分别如图5和图6所示。

　　图4. 12.002 GHz时的相位噪声（LBW = 2.4 MHz）

　　图5. 200 MHz跳频建立时间（12.2 GHz至12.0 GHz）

　　图6. 200 MHz相位建立时间（12.2 GHz至12.0 GHz）

　　电路评估与测试

　　2.4 MHz有源滤波器PCB修改

　　使用AD8065而非OP184，为实现2.4 MHz有源滤波器而需要

　　对标准EV-ADF4159EB1Z所做的修改如下所示：

　　• 以AD8065ARZ代替U4（8引脚SOIC）

　　• 以220 ­、1%、0603代替R1

　　• 以3 k­、1%、0603代替R2

　　• 以120 ­、1%、0603代替R3

　　• 以12 pF、10%、0603代替C1

　　• 以82 pF、10%、0603代替C2

　　• 以2.7 pF、5%、0603代替C3

　　• 保持C4、180 pF不变

　　设备要求

　　• 针对AD8065运算放大器和2.4 MHz LBW滤波器元件修改的EV-ADF4159EB1Z评估板

　　• ADF4159评估软件

　　• 运行Windows®的PC，带USB端口

　　• +15 V电源

　　• +5.5 V电源

　　• 频谱分析仪：R&S:FSUP26、FSQ26、FSW26、Agilent E5052B或同等设备。

　　测试设置功能框图

　　测试设置的功能框图如图7所示，该设置的照片如图8所示。有关运行测试和设置软件的详情，请参见用户指南UG-383。

　　图7. 测试设置功能框图

　　图8. EV-ADF4159EB1Z板和测试设置的照片（显示外部连接）