采用CMOS工艺的芯片集成 - 硅锗BiCMOS突破成本和性能难以平衡困难

随着CMOS PA开始商用，将PA和同样采用CMOS工艺的基带、RF和电源管理芯片集成在一起形成真正意义上的“单芯片手机”，是业界很自然的想法，也是PA CMOS化的革命性意义所在。然而，现实是由于对功放和基带芯片的性能要求不同，采用的工艺节点不同，目前来看，将它们集成在一起的可能性不大。

设计功放，器件击穿电压是一个非常重要的指标。RFMD的专家表示：“对于功放，需要高击穿电压，这需要CMOS有长栅极。但是对于小信号或者基带芯片，栅极长度越来越小。CMOS功放和小信号以及基带芯片要求的硅技术是不一样的，集成在一起很困难。”

现有CMOS功放的技术节点在90nm或130nm，这就给集成CMOS功放设定了一个硬性限制，当射频收发器、基带芯片或芯片组向65nm或32nm演进时，将不得不重建功放架构。此外，正常情况下，若器件向更小的集合尺寸发展，成本会随之降低，而计算速度会进一步提升。但如果集成时要迁就90nm工艺的CMOS功放，基带芯片等的成本降低和计算速度提升就会受到限制。高国洪也表示：“把CMOS 功放与RF收发器和数字基带功能一起集成在相同的芯片上，这样做的价值实际上非常小。”Thomas甚至表示：“从芯片成品率的角度考虑，将不同工艺节点的组件集成会带来更多的成本。”

SiCMOS工艺：通往硅PA的现实路线？

硅基功放包括BiCMOS 和 CMOS器件，使用SiGe BiCMOS工艺的功放既具备接近砷化镓功放的性能，又具备低端CMOS 功放所具备的成本优势。高国洪宣称：“在短期内，取代砷化镓功放的硅基技术将是SiGe BiCMOS，而不是 CMOS。”

成本上，高国洪宣称：“尽管比起 150mm GaAs HBT晶圆，带有8至10个金属层的200mm CMOS 晶圆具有着显着的芯片成本优势，但基于现有架构的CMOS PA相对BiCMOS却没有成本优势。”高国洪解释说，这是因为现在的CMOS PA 架构是围绕RF电感的使用而构建的，能够处理大射频电流，但也因此而需要8至10个金属层。相比180nm工艺技术节点下的传统模拟/混合信号CMOS工艺技术，这些金属层的增加致使晶圆成本提高了60%以上。此外，这些电感也使芯片尺寸大为增加。考虑到额外金属层和芯片尺寸增加的影响， BiCMOS PA 和 CMOS PA的芯片级成本实际上差不多。

性能上，高国洪表示：“目前已达到量产状态 （几乎全用于手机） 的最好的CMOS功放的性能都明显不如砷化镓或BiCMOS功放。而且随着 CMOS 器件的几何尺寸缩小，要获得GaAs 或 BiCMOS 功放性能变得更困难， 要生产出能够克服这种缺点的CMOS 功放还得进行更多的研究工作，并需要新的架构。CMOS PA架构若没有重大的突破和创新，不可能克服其性能缺陷。”虽然SOI技术具有提升CMOS PA性能的潜力，但SOI的成本居高不下。高国洪认为，用于射频功放的CMOS SOI还需要数年时间才能够将成本降至BiCMOS的芯片级成本水平。

在WLAN应用中BiCMOS功放已逐渐开始取代砷化镓功放，而LTE、WiMAX和WLAN应用相似，它们都使用了正交频分复用（OFDM）技术。高国洪表示：“在4G手机和移动设备中，鉴于硅锗BiCMOS 是一种广泛可用的制造工艺，而目前又在WLAN领域拥有强大的主导地位，所以在手机功放和前端模块产品领域中，硅技术最终将取代GaAs似乎已是大势所趋。”当然他强调，手机中GaAs PA最合逻辑的取代方法是转向硅基技术，而非特定硅CMOS。因为以硅锗BiCMOS为首的硅BiCMOS，具有CMOS的所有成本优势和作为GaAs工艺核心的异质结双极型晶体管（HBT）的性能优点。