基于DDS+PLL在电台设计中的应用
2011年07月18日 09:38 本站整理 作者：秩名 用户评论（0）
PLL(锁相环)频率合成通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且输出频率高、频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，缺点是输出频率不能太高。如果把两者结合起来，用DDS的输出作为PLL的参考信号，就能满足现代电台对频率合成器的设计要求。本文将介绍DDS和PLL的工作原理，并结合一电台(工作频率2 MHz～500 MHz)的设计，给出DDS做参考的PLL频率合成器的设计方案。
1 DDS的结构及工作原理
DDS的基本结构由参考时钟、相位累加器、ROM、DAC(数模转换器)和LPF(低通滤波器)组成，见图1。
DDS的工作原理是：在参考时钟fr的控制下，频率控制字K由累加器得到相应的相位数据，把此数据作为取样地址，来寻址正弦ROM表进行相位-幅度变换，输出不同的幅度编码;再经DAC得到相应的阶梯波;最后经LPF对阶梯波进行平滑处理，即可得到由频率控制字决定的连续变化的输出正弦波。见图2。
DDS的输出频率fo、参考时钟频率fr、相位累加器长度N以及频率控制字K之间的关系为：
DDS的频率分频率为：
由于DDS的最大输出频率受奈斯特取样定理限制，所以fmax=f/2。
- 第 1 页：基于DDS+PLL在电台设计中的应用(1)
- 第 2 页：PLL的结构及工作原理#
本文导航
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
相关阅读：
- [FPGA/ASIC技术] 基于FPGA的DDS励磁恒流源设计 2011-07-16
- [DSP] 一种新的实现DDS的AVR信号发生器(原理图和PCB图 2011-06-27
- [厂商新闻] ADI新型PLL频率合成器ADF4351实现高集成度 2011-06-21
- [通信设计应用] 基于ISD4004集群电台通信模块设计 2011-05-26
- [广播电台] 基于FPGA的无线电台通信接口转换模块 2011-05-25
- [新品快讯] 高性能锁相回路(PLL)的单芯片时钟IC Si5374和Si537 2011-05-18
- [电子制作] 手把手教你制作立体声调频电台 2011-03-28
- [信号处理电子电路图] PLL陷波滤波器可以用于阻拦不需要的频率 2011-03-12
( 发表人：叶子 )