自行设计Flash读写控制器的优点在于可控性很高,缺点在于需要花费时间设计并进行稳定性测试。相应的,....
FPGA之家 发表于 07-27 09:29
•6201次阅读
首选我们来聊聊时序逻辑中最基础的部分D触发器的同步异步,同步复位即复位信号随系统时钟的边沿触发起作用....
FPGA之家 发表于 07-26 10:17
•26071次阅读
一般来说,每一个领域必然有那么几个的先驱人物,而Nick教授就是网络领域尤其是SDN领域的先驱。但N....
FPGA之家 发表于 07-26 10:10
•10590次阅读
debug,尤其是通信芯片的debug,可以有很多的方法。一个数据帧从进入到输出,可以在通路上的关键....
FPGA之家 发表于 07-19 10:19
•6949次阅读
欢迎FPGA工程师加入官方微信技术群第一次看到以太网物理地址格式时,感觉很平淡。像看到IPV4和IP....
FPGA之家 发表于 07-19 10:16
•5859次阅读
次当插上鼠标或者U盘的时候,电脑是怎么知道是什么设备的呢?这里用到的就是枚举了。枚举,其实就是让HO....
FPGA之家 发表于 07-14 10:25
•21742次阅读
最近的项目逻辑资源不够,因为应用需求,要一组256个四输入的模块,后来改吧改吧,改成了一组165个6....
FPGA之家 发表于 07-13 09:24
•3808次阅读
在理论的基础上详细阐述了如何基于Verilog HDL搭建的数字电路,来完成来完成FIR横向滤波器的....
FPGA之家 发表于 07-08 08:33
•5881次阅读
本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址。友情提示....
FPGA之家 发表于 07-06 10:32
•7051次阅读
VGA(视频图形阵列)作为一种标准的显示接口得到广泛的应用。依据VGA显示原理,介绍了利用FPGA实....
FPGA之家 发表于 06-29 10:05
•5091次阅读
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的,一部分描述接口,另一....
FPGA之家 发表于 06-26 15:30
•12202次阅读
操作时序(timing):各信号有效的先后顺序及配合关系
FPGA之家 发表于 06-24 16:21
•11242次阅读