1 概述 FH16F630芯片为哈佛结构的精简指令 CPU。在这种结构中，程序和数据存取的总线是相互独立 的。指令字节长度为 16 位，所有指令都是单字节指令，大多数指令能在一个机器周期内执 行完成。一共有 49 条指令，效率高，容易进行指令扩展。芯片内集成了多种外设，包括一 个 8 位定时器/计数器、一个 16 位定时器/计数器、一个模拟比较器/参考电压模块、硬件看 门狗和低电压检测及低电压复位模块等。 芯片内集成了 96X8 位的异步低功耗 SRAM、128X8 位的 EEPROM 和 1KX16 位的程序存储器。 2 芯片特征 ● CPU 具有高性能的 RISC CPU 仅 49 条指令 支持中断处理 ● 指令 工作频率为 DC～20MHZ,一个机器周期为 4 个时钟周期 除部分跳转指令需要两个机器周期外，其他指令都是一个机器周期 ● 存储器 支持直接、间接和相对寻址三种方式 1KX16 位 FLASH 程序存储器 96 字节的数据存储器 128X8 位的数据 EEPROM 复位向量位于 0000H，中断向量位于 0004H 8 级硬件堆栈结构 ● 特殊功能 内嵌上电复位电路 低电压检测及低电压复位 硬件看门狗 支持在线串行编程(ICSP) 低功耗休眠模式 内部固定时钟频率 4MHZ ● 定时器/计数器 定时器 0：带有 8 位预分频器的 8 位定时器/计数器 定时器 1：带门控和预分频器的 16 位定时器/计数器 ● 其他外设 一个模拟比较器 一个参考电压模块
存储器由程序存储器和数据存储器组成，程序存储器和数据存储器相互独立。其中程序 存储器为 1KX16 位 FLASH 存储器；数据存储器中特殊功能寄存器为 64X8 位，通用数据寄存 器为 96X8 位。通用存储器采用单端口、异步低功耗 SRAM 实现。 4.1 程序存储器 本芯片的程序计数器 PC 为 16 位字宽，理论上可寻址 64K，在本芯片中实际只实现了 1K 的程序空间，地址为0000H～03FFH，寻址范围超过03FFH就会导致循环。复位向量位于0000H， 中断向量入口地址位于 0004H。数据存储器按照功能分为 96 字节的通用数据存储器和 64 字节的特殊功能寄存器，数据 存储器分为两个存储体组，每个存储体组包括 128 个地址空间，其中 32 个用于特殊功能寄 存器，另外 96 个地址用于通用数据寄存器。部分地址空间被映射到相同的物理单元。具体 地址分配如表 4.1 所示。 数据存储器的寻址可采用直接寻址和间接寻址。直接寻址是通过指令码中的操作数直接 寻址，间接寻址是通过索引寄存器 FSR 来实现，即 FSR 内保存的数据就是被间接寻址寄存器 的地址，而被间接寻址的寄存器数据通过对寄存器 INDF 的读和写操作来获得。
