FPGA通信小白成长之路-电子说-电子发烧友网

Vivado时序问题分析

有些时候在写完代码之后呢，Vivado时序报红，Timing一栏有很多时序问题。

FPGA通信小白成长之路发表于 01-05 10:18 •2149次阅读

在FPGA编码中，经常会遇到一些信号、模块等被综合工具优化，而有些信号恰恰是我们需要的，或者需要观测....

FPGA通信小白成长之路发表于 11-30 09:56 •1929次阅读

在使用JTAG仿真器在vivado环境下抓信号时，报如下错误:

FPGA通信小白成长之路发表于 11-14 10:37 •4343次阅读

Vivado中对工程进行综合时，会弹出如下对话框

FPGA通信小白成长之路发表于 07-24 15:28 •1279次阅读

然后呢，各个软件开始抓包，抓取问题数据进行分析，如果是FPGA的话可能需要重新抓取数据，而编译时间又....

FPGA通信小白成长之路发表于 06-19 15:27 •611次阅读

某项目在完成算法模型的modelsim仿真之后，开始硬件上板调试。

FPGA通信小白成长之路发表于 06-11 15:04 •5813次阅读

有一天使用Vivado调用questasim(modelsim估计也一样)，仿真报错

FPGA通信小白成长之路发表于 05-08 17:12 •3144次阅读

在vivado中的Settimg中，Target language可以选择verilog，也可以选择....

FPGA通信小白成长之路发表于 03-30 10:37 •956次阅读

基于载波相位变化进行调制，幅度和频率不变，相位只有本相位和反转180°两种，星座图为相互对称的两个点....

FPGA通信小白成长之路发表于 12-27 16:34 •11596次阅读

我在知乎看到了多bit信号跨时钟的问题，于是整理了一下自己对于跨时钟域信号的处理方法。

FPGA通信小白成长之路发表于 10-09 10:44 •6176次阅读