您的位置：电子发烧友网 > 电子技术应用 > 嵌入式技术 > FPGA/ASIC技术 >
PLD设计速成（6）-编译和布线(3)
2012年05月18日 17:08 来源：本站整理 作者：秩名 我要评论(0)
编译后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor
将弹出一窗口如下图
双击空白处，可以看到下图所示IO在芯片EPM7128SLC84上的布局
创建一个设计的符号
(此和本设计无关，仅供其他设计在高层调用)
在 File菜单中选择 Create Default Symbol 项，即可创建一个设计的符号。该符号可被高层设计调用。
此时会产生一个COMPILE窗口，直接点Start,完成后点确认
本文导航
- 第 1 页：PLD设计速成（6）-编译和布线(1)
- 第 2 页：指定以下管脚
- 第 3 页：编译后
标签：
