SC6301低功耗超低噪声时钟抖动消除器 SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,P.... 玩儿转FPGA 发表于 06-21 15:11 •827次阅读 SC6301低功耗超低噪声时钟抖动消除器简介 SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,P.... 玩儿转FPGA 发表于 06-21 15:10 •1013次阅读 FPGA数字IO如何实现DAC功能 假设方波频率为f0。横轴谐波次数为0的柱状图代表直流分量的幅值,也就是方波的平均电压(与占空比有关).... 玩儿转FPGA 发表于 12-07 10:31 •1562次阅读 剖析verilog2005的骚操作之对数函数 小技巧分享: verilog下取对数其实可用$clog2这个系统函数,和自己找代码里面写入funct.... 玩儿转FPGA 发表于 10-09 15:29 •4343次阅读 log2在verilog中到底有什么用 很多小伙伴对上一篇文章讲的取对数没感觉,觉得这个没什么用。确实很多时候用不着,verilog本身不够.... 玩儿转FPGA 发表于 10-08 11:23 •4517次阅读