您的位置：电子发烧友网 > 电子技术应用 > 嵌入式技术 > FPGA/ASIC技术 >
PLD设计速成（3）-采用VHDL设计输入三人表决器(2)
2012年05月18日 16:37 来源：本站整理 作者：秩名 我要评论(0)
3.2 新建VHDL文档
(图形和verilog-HDL设计的过程见后面的部分)
FILE->NEW
或者点下图的新建图标：
连后选择Text Editor File文件，点OK如下图
本文导航
- 第 1 页：PLD设计速成（3）-采用VHDL设计输入三人表决器(1)
- 第 2 页：新建VHDL文档
- 第 3 页：输入设计文件
- 第 4 页：保存文件
标签：
