您的位置：电子发烧友网 > 电子技术应用 > 嵌入式技术 > FPGA/ASIC技术 >
PLD设计速成（3）-采用VHDL设计输入三人表决器(4)
2012年05月18日 16:37 来源：本站整理 作者：秩名 我要评论(0)
3.4保存文件
FILE->SAVE，或点工具栏上的存盘符号
存盘符号
把文件保存为majority_voter.vhd(路径中不要有中文字符，Automatic Extension选.vhd)
把文件设为当前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILE
MAX PLUS II的标题条将显示新的项目名字
至此，程序输入就已经完成了
本文导航
- 第 1 页：PLD设计速成（3）-采用VHDL设计输入三人表决器(1)
- 第 2 页：新建VHDL文档
- 第 3 页：输入设计文件
- 第 4 页：保存文件
标签：
