您的位置：电子发烧友网 > 电子技术应用 > 嵌入式技术 > FPGA/ASIC技术 >
PLD设计速成（3）-采用VHDL设计输入三人表决器(3)
2012年05月18日 16:37 来源：本站整理 作者：秩名 我要评论(0)
3.3输入设计文件
在文本窗口中输入以下VHDL源程序：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--*********************************************
ENTITY majority_voter IS
PORT(SW : IN std_logic_vector(3 DOWNTO 1);
L : OUT std_logic_vector(2 DOWNTO 1));
--L2 is a yellow LED AND L1 is a RED LED
END majority_voter;
--*********************************************
ARCHITECTURE concurrent OF majority_voter IS
BEGIN
WITH SW SELECT
L <= "10" WHEN "011",
"10" WHEN "101",
"10" WHEN "110",
"10" WHEN "111",
"01" WHEN OTHERS;
END concurrent;
--*********************************************
如下图
本文导航
- 第 1 页：PLD设计速成（3）-采用VHDL设计输入三人表决器(1)
- 第 2 页：新建VHDL文档
- 第 3 页：输入设计文件
- 第 4 页：保存文件
标签：
