电子发烧友网技术文库为您提供最新技术文章，最实用的电子技术文章，是您了解电子技术动态的最佳平台。

• FPGA布局布线优化策略（五）

  对设计者很通常的情况是花费几天或几周的时间围绕一个设计来满足时序，甚至多半利用上面描述的自动种子变化，只面对可以起伏通过已有布局的小改变和时序特性完全改变。...

  621次阅读 · 0评论 FPGAXilinx
  

• FPGA时序优化：降低MUXF映射的策略

  我们都知道，在7系列的FPGA中，每个CLB有两个Slice；而在UltraScale系列中，每个CLB中只有一个Slice，Slice又分成了两种类型SliceL（Logic）和SliceM（Memory），其中SliceM中的LUT可以当作分布式RAM来使用。...

  658次阅读 · 0评论 FPGARAM触发器
  

• 一文详解各类原型验证

  在技术支持和维修方面，BYO通常缺乏立即可用的专业技术支持。这种情况通常需要依靠内部团队的知识和技能，有时甚至需要寻求外部的咨询服务，这可能导致问题解决的时间延长。...

  976次阅读 · 0评论 FPGA芯片设计eda可编程逻辑芯片
  

• FPGA开源项目：Verilog常用可综合IP模块库

  所有代码在典型的 FPGA 和主流 FPGA 供应商中都具有高度可重用性。 可以出于任何目的对文件进行重新混合、转换和构建，甚至是商业用途。...

  842次阅读 · 0评论 FPGAVerilog总线
  

• FPGA布局布线优化技术

  寄存器排序是布局工具把多位寄存器的相邻位分组放进单个逻辑元件所利用的方法。大多数基于单元的逻辑元件有不止一个触发器，因此，相邻位放置在一起，时序可以被优化。...

  345次阅读 · 0评论 FPGA寄存器RAM触发器
  

• FPGA实现双调排序方法详解

  根据数据流的关系，我们可以采用单路径延迟反馈（Single-pathDelay Feedback, SDF）运算单元流水结构，SDF单元如下图所示。...

  444次阅读 · 0评论 FPGA
  

• FPGA实现的“俄罗斯方块”游戏系统设计

  本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”。本项目基本解决方案是，使用Xilinx Zynq系列开发板 ZedBoard 作为平台，实现主控模块，通过VGA接口来控制屏幕进行显示。...

  1913次阅读 · 0评论 FPGAXilinx移位寄存器VGA开发板
  

• 如何使用FPGA打造VGA显卡

  FPGAs需要多种不同的电压。在这个设计中，将I/O引脚的工作电压设置为3.3V（因为这对于业余爱好者来说比较标准），但还需要提供5V、1.8V和1.0V的电压。这意味着需要处理4种不同的电压！...

  411次阅读 · 0评论 FPGA电路板显卡VGA图形处理
  

• FPGA布局布线优化进阶篇

  逻辑复制在布局过程的早期发生，为了扇出到其他逻辑元件的结构，这些元件不可以(由于任何理由)存在于相同的近邻。...

  824次阅读 · 0评论 FPGA驱动器逻辑元件
  

• FPGA布局布线优化方案

  调整电压和温度设置不要求FPGA 实现任何改变，可以提供一个方便的手段增量地改善最坏条件的性能。...

  1004次阅读 · 0评论 处理器FPGA计数器
  

• FPGA版通用图形处理架构创新解决方案

  ThunderGP是基于HLS的开源通用图形处理框架，支持Vitis和SDAccel开发环境，适用于U50、U200、U250和VCU1525等Xilinx Alveo平台（官方开发板）。...

  437次阅读 · 0评论 FPGA加速器内存图形处理器语言编程
  

• 深入解析FPGA的层次化设计思想

  自上而下的设计是把系统模块作为基本单元，然后再逐一分解，一直这样分解下去，直到无法进一步分解，可以用EDA元件库中的元件来实现为止。...

  899次阅读 · 0评论 FPGAeda全加器半加器
  

• FPGA领域NoC硬件架构下的应用

  交换机根据所选拓扑采用在网络节点之间路由信号的任务。请注意，NoC 的架构假设使用了一个相当强大的开关，这将提供最低水平的延迟（最多纳秒）。...

  646次阅读 · 0评论 FPGAsoc微处理器片上网络NoC
  

• FPGA实现算法硬件加速的方法与步骤

  精简指令集计算(RISC)架构的目标之一即是保持指令简单化，以便让指令运行得足够快。这与复杂指令集计算(CISC)架构正好相反，后者一般不会同样快地执行指令，但每个指令可完成更多处理任务。...

  1147次阅读 · 0评论 处理器FPGA寄存器嵌入式系统RISC
  

• 深度剖析FPGA实现ARM系统处理的解决方案

  基于FPGA的单芯片实现方法具有低成本和快速面市等优点，是多芯片和ASICSoC非常有吸引力的替代方案...

  576次阅读 · 0评论 处理器FPGAARM嵌入式系统
  

• 基于FPGA的并行ADC与DAC Verilog实现案例

  转换的依据是一个简单的运算关系：“补码的整数值”+“原码绝对值的整数值”=2^B，B为位宽。比如带符号数原码1110的补码为1010：1110取绝对值0110为6；1010为10，二者加起来为2^4=16。...

  2063次阅读 · 0评论 FPGAadcdac并行接口Verilog
  

• 基于太空级Virtex FPGA建立高灵活性的可扩展架构

  AIP架构的最新应用是猎户座载人太空船的视觉处理单元（VPU）。VPU可为处理影像算法提供可重构的平台，有利于位姿估计、光学导航以及压缩/ 解压缩。...

  309次阅读 · 0评论 传感器处理器FPGAlvds光谱仪
  

• FPGA软件测试面临哪些挑战？

  FPGA软件包含进行设计而产生的程序、文档和数据，同时包含与之相关的软件特性和硬件特性。FPGA软件测试需要考虑软件代码正确性、软硬件接口协调性、时序性等方面的全面覆盖。...

  1102次阅读 · 0评论 FPGA软件测试时序仿真

• FPGA片内PLL电磁抗扰度的热应力效应研究与测试分析

  片内PLL设计是IC设计中的一个重要环节，在无线通信、高频通信和数字通信等领域PLL的使用占据重要地位。本文以Cyclone IV系列EP4CE15F17C8N型FPGA为研究对象，其包含四个通用的PLL，分别位于芯片的四个边角，采用独立的2.5V电压供电。...

  362次阅读 · 0评论 FPGA集成电路pllemc电磁抗扰度
  

• FPGA和ASIC两者的设计流程

  ASIC中你可以直接加宽金属线，比如两倍宽度走时钟线，复位线啦，之类的。金属线宽度变大，线上的延迟变小，对速度也是有帮助的。...

  732次阅读 · 0评论 FPGAasic电路设计
  
上一页12345下一页末页