FPGA到底是什么？，FPGA工程师核心竞争力是什么？
Intel和AMD都斥巨资收购了领先的 FPGA 公司。撇开相对较小的嵌入式计算和通信/互联网市场，....
PCI总线地址空间与系统地址空间的关系
1、PCI地址空间 PCI总线具有32位数据/地址复用总线，所以其存储地址空间为2的32次方=4GB....
verilog的时钟分频与时钟使能
时钟使能电路是同步设计的基本电路，在很多设计中，虽然内部不同模块的处理速度不同，但由于这些时钟是同源....
FPGA学习-IO延迟的约束方法
为了对设计外部的时序情况进行精确建模，设计者必须设定输入和输出端口的时序信息。Vivado只能识别出....
FIR滤波器和IIR滤波器的区别与联系
1.根据冲激响应的不同，将数字滤波器分为有限冲激响应（FIR）滤波器和无限冲激响应（IIR）滤波器。....
Vivado使用技巧-支持的Verilog语法
复杂的电路设计通常使用自顶向下的设计方法，设计过程中的不同阶段需要不同的设计规格。比如架构设计阶段，....
Vivado使用技巧-HDL编写
在 Vivado 中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xil....
Xilinx FPGA中的基础逻辑单元
Xilinx FPGA的组成部分 本文是以Xilinx Kintex UltraScale+ 系列为....
FPGA上电时序加载过程详解
目前，大多数 FPGA 芯片是基于 SRAM 的结构的， 而 SRAM 单元中的数据掉电就会丢失，因....
FPGA基础资源之IOB的应用
FPGA基础资源之IOB的应用 1.应用背景 在我们做时序约束时，有时候需要对FPGA驱动的外围器件....
基于LVDS差分接口之IOSERDES的高速串行通信
项目涉及5片FPGA之间的多机通信，1片主FPGA，4片从FPGA，5片FPGA采用星形连接的拓扑结....
基于LVDS差分接口之IOSERDES的高速串行通信
项目涉及5片FPGA之间的多机通信，1片主FPGA，4片从FPGA，5片FPGA采用星形连接的拓扑结....
基于FPGA实现PN序列发生器的设计
近年来，扩频通信技术在移动通信、个人通信、室内 无线通信 以及卫星通信中得到越来越广泛的应用。对于D....
锁存器、触发器、寄存器的关联与区别及其相应的verilog描述
1：锁存器、触发器、寄存器的关联与区别 首先应该明确锁存器和触发器是由与非门之类的东西构成。尤其是锁....
FPGA 结构分析 -IO 资源
关于 FPGA 的 IO资源分析共分为三个系列进行具体阐述，分别为： IO资源：分析FPGA IO资....
FPGA学习-Verilog例化说明
Verilog 例化说明 1.什么是模块例化？为什么要例化？ 模块例化可以理解成模块调用。对于一个 ....
详解浮点运算的定点编程
我们使用的处理器一般情况下，要么直接支持硬件的 浮点运算 ，比如某些带有FPU的器件，要么就只支持定....
FPGA学习-SystemVerilog语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 V....
FPGA需要跑多快？影响FPGA计算性能的几大因素
FPGA vs. ASIC 专用芯片ASIC的开发流程是：设计、验证、流片、封装、测试； 而FPG....
浮点与定点运算以及数据定标和精度问题
计算机体系结构中浮点和定点数据的表示 1、定点数： 定点数指小数点在数中的位置是固定不变的，通常有定....
至芯科技12年不忘初心、再度起航12月17日北京中心FPGA工程师就业班开课、线上线下多维教学、欢迎咨询！
点击上方 蓝字 关注我们 背景： 行业迅速崛起，但人才缺口大 近几年，在FPGA的需求持续走高时，F....
快速实现基于FPGA的脉动FIR滤波器，VHDL，脉动阵列，PE处理单元，FIR滤波器
引言 目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应) 滤波器 的方法大多利用FPGA....
FPGA vs ASIC
FPGA vs ASIC 相同点 都设计使用硬件描述语言（HDL），如VHDL或Verilog。但A....
浅谈Xillinx 和 altera的区别
1）xilinx的FPGA有宇航级，altera没有，所以航天的军品里面没有altera的份额而xi....
FPGA学习-边沿检测技术
所谓边沿检测，就是检测输入信号即上升沿或者下降沿的检测。 边沿检测的电路很好实现：上一时刻为低电平，....
工商网监