GPT-4 驱动的新Copilot编码助手
在经过一年的技术试验之后，Copilot 于去年夏季正式推出，能够为使用 GitHub 及受支持文本....
Vitis IDE Git集成快速入门指南
虽然“Platform”（平台）、“System Project”（系统工程）和“Applicati....
赛灵思的局部重配置技术（Partial Reconfiguration）
一般情况下，要重新配置一个FPGA需要使其处于复位状态，并通过外部控制器重新加载一个新设计到器件中。....
AXI VDMA IP 的高级用例
如果 STRIDE 等于 HSIZE，那么 AXI VDMA IP 会在没有任何跳转的情况下读取帧缓....
国产FPGA！哪些公司比较牛？
为了满足经济发展和国防需求，打破美国的垄断，中国政府多年来投入了数百亿科研经费，通过逆向工程方式仿制....
实现高速收发器TX通道间相位对齐的方法
当TX Buffer被使能时，可以通过TXBUFSTATUS的Bit0（Half Full）的状态和....
平头哥宣布：RISC-V成功运行安卓12
美国、英国政府将限制处理器矽智财（IP）厂Arm在Neoverse V产品授权给中国厂商，由于Neo....
为什么回跳机制不起作用了呢？FPGA怎么挂死了呢
Xapp1247, Appendix A提供了一个很好的解决方案。利用两个timer或者称之为bar....
FPGA——LUT/FDRE/FDCE/FDSE/FDPE
因为当输入数据的位数远大于一个LUT的输入时，就需要用多个LUT级联来实现逻辑，那么级联产生的延时也....
microblaze之Video Processing Subsystem调试误区
内容：总结video processing subsystem调试中遇到的问题，以及在解决问题中的思....
Video Processing subsystem例程分析
连接设备：v_proc_ss_0---m_axi_mm(接收video_processing_sub....
跨时钟域的亚稳态的应对措施三种解决方案
元器件在现实运行时，触发器输出的逻辑0/1需要时间跳变，而不是瞬发的。因此，若未满足此cell的建立....
使用AXI4总线实现视频输入输出
Xilinx vivado下通常的视频流设计，都采用Vid In to axi4 stream --....
使用HLS封装的缩放IP来实现视频图像缩放功能
这里向大家介绍使用HLS封装的缩放IP来实现视频图像缩放功能。将HLS封装的缩放IP加入到OV564....
工商网监