许多FPGA有构造在输入和输出缓冲器中的触发器来优化芯片的时序入和出。同时这些专门的IO缓冲器是使能....
Hack电子 发表于 04-01 11:37
•376次阅读
14.2节提到的问题①,即设计中有很大的扇出,对于如何获知该扇出信号有多种途径。常见的途径是通过FP....
Hack电子 发表于 03-20 17:33
•1284次阅读
随着电子技术的进步.FPGA逻辑电路能完成的功能越来越多,同样也带来了一个很大的问题,即逻辑电路的规....
Hack电子 发表于 03-18 10:57
•502次阅读
Xilinx PCIE IP中MSI中断相关的地址如下图1所示,如果想要成功产生中断,MSI Con....
Hack电子 发表于 02-25 09:24
•1239次阅读
DE2_TV中,有关于寄存器的配置的部分,采用的方法是通过IIC的功能,这里对IIC总线的FPGA实....
Hack电子 发表于 01-05 10:16
•610次阅读
DisplayPort 1.4 Tx Subsystem core的最简pipeline就是如它的l....
Hack电子 发表于 12-29 10:09
•308次阅读
有时候在debug GT的时候,需要用Digital monitor读出RX equalizer的c....
Hack电子 发表于 12-16 10:27
•439次阅读
【关键问题!!!!重要!!!】VIVADO会在MESSAGE窗口出提示很多错误和警告信息!
Hack电子 发表于 12-15 10:11
•1193次阅读
在约束文件XDC(SCOPED_TO_REF、SCOPED_TO_CELLS)中使用“create_....
Hack电子 发表于 12-15 10:10
•1360次阅读
你可以随意去除水印,瑕疵,还可以选中去除的区域(路人甲,人物),处理后自动擦除,自动根据周边的区域自....
Hack电子 发表于 12-13 10:27
•286次阅读
当FPGA开发者需要做RTL和C/C++联合仿真的时候,一些常用的方法包括使用MicroBlaze软....
Hack电子 发表于 12-13 10:13
•624次阅读
当FPGA开发者需要做RTL和C/C++联合仿真的时候,一些常用的方法包括使用MicroBlaze软....
Hack电子 发表于 12-13 10:11
•574次阅读
在debug GT的时候,有时候需要读出一些寄存器来分析。这篇文章介绍一种通过AXI4 Lite或者....
Hack电子 发表于 12-08 10:32
•477次阅读
编写代码容易,但编写优秀代码却是一项挑战。采纳基本编程原则是确保编写高质量代码的稳妥途径,无论软件项....
Hack电子 发表于 12-05 11:28
•523次阅读
ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器(例如,AMD....
Hack电子 发表于 11-30 10:17
•872次阅读
自 20 世纪 70 年代诞生以来,以太网已成为局域网事实上的标准。多年来,其经历了多项进步,以满足....
Hack电子 发表于 10-31 11:07
•772次阅读
大多数 ADC、DAC 和其他混合信号器件数据手册是针对单个 PCB 讨论接地,通常是制造商自己的评....
Hack电子 发表于 10-20 14:37
•325次阅读
系统内的每个 PCB 至少应有完整的一层专用于接地层。理想情况下,双面电路板的一面应完全用于接地层,....
Hack电子 发表于 10-18 15:50
•541次阅读
目前的信号处理系统一般需要混合信号器件,例如模数转换器 (ADC)、数模转换器 (DAC)和快速数字....
Hack电子 发表于 10-17 15:55
•1756次阅读
平均通信效率低。SoC中采用基于独占机制的总线架构,其各个功能模块只有在获得总线控制权后才能和系统中....
Hack电子 发表于 10-12 16:52
•1471次阅读
FIFO缓存是介于两个子系统之间的弹性存储器,其概念图如图1所示。它有两个控制信号,wr和rd,用于....
Hack电子 发表于 09-11 10:12
•565次阅读
奇偶校验是一种简单、实现代价小的检错方式,常用在数据传输过程中。对于一组并行传输的数据(通常为8比特....
Hack电子 发表于 09-05 10:40
•2091次阅读
增量实现自从首次获得支持以来,不断升级演变,在此过程中已添加了多项针对性能和编译时间的增强功能。它解....
Hack电子 发表于 09-04 10:07
•512次阅读
做FFT后,我们发现这三个时域上有巨大差异的信号,频谱却非常一致。尤其是下边两个非平稳信号,我们从频....
Hack电子 发表于 08-28 17:01
•261次阅读
testbench是写输入激励的,是一种验证手段。
Hack电子 发表于 08-19 10:58
•513次阅读
D触发器结构如下图所示,先有时钟上升沿,然后才有D的值赋给Q,没有上升沿Q值保持不变,时序逻辑在时钟....
Hack电子 发表于 08-18 10:23
•1642次阅读
相干就是信号相似的程度,下图最上方波形与下面三个的相关性,主要考察频率的相似性。
Hack电子 发表于 08-18 10:09
•1790次阅读
Verilog规范对于一个好的IC设计至关重要。
Hack电子 发表于 08-17 10:14
•840次阅读
本篇博文旨在演示如何在 Zynq 设计中使用 Vitis 视觉库函数 (remap) 作为 HLS ....
Hack电子 发表于 08-01 10:18
•446次阅读
半导体LSI的EDA模型之一是"IBIS模型",完整称为Input/OutputBuffer Inf....
Hack电子 发表于 07-14 10:10
•1343次阅读