0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Hack电子

文章:81 被阅读:11.2w 粉丝数:4 关注数:0 点赞数:2

广告

HDIO OBUFT和IOBUF用例简析

本文着重探讨 HDIO OBUFT 和 IOBUF 用例。如果含三态控制 (OBUFT/IOBUF)....
的头像 Hack电子 发表于 07-12 10:04 1003次阅读
HDIO OBUFT和IOBUF用例简析

调用HLS的FFT库实现N点FFT

在HLS中用C语言实现8192点FFT,经过测试,实验结果正确,但是时序约束不到100M的时钟,应该....
的头像 Hack电子 发表于 07-11 10:05 794次阅读
调用HLS的FFT库实现N点FFT

从Xilinx FFT IP核到FPGA实现OFDM

笔者在校的科研任务,需要用FPGA搭建OFDM通信系统,而OFDM的核心即是IFFT和FFT运算,因....
的头像 Hack电子 发表于 07-10 10:43 954次阅读
从Xilinx FFT IP核到FPGA实现OFDM

FPGA基于线性迭代法的除法器设计

FPGA实现除法的方法有几种,比如直接用/来进行除法运算,调用IP核进行除法运算,但这两种方式都有个....
的头像 Hack电子 发表于 07-04 10:03 890次阅读
FPGA基于线性迭代法的除法器设计

AMD加大投资FPGA

AMD宣布计划在四年内投资高达 1.35 亿美元,在爱尔兰实现持续增长。
的头像 Hack电子 发表于 06-28 14:53 352次阅读

CNN到底是怎么回事?

它用TensorFlow.js加载了一个10层的预训练模型,相当于在你的浏览器上跑一个CNN模型,只....
的头像 Hack电子 发表于 06-28 14:47 3573次阅读
CNN到底是怎么回事?

Vivado HLS能否取代HDL开发

大多数FPGA程序员认为,高级工具总是发出更大的比特流,作为提高生产率的 "代价"。但是这总是真的吗....
的头像 Hack电子 发表于 06-27 10:10 408次阅读
Vivado HLS能否取代HDL开发

Vivado如何对固化选项里没有的FLASH进行烧写?

在固化时,会遇到找不到flash器件的问题,这里稍微作个总结: (针对xinlinx的芯片)。
的头像 Hack电子 发表于 06-21 10:06 3458次阅读
Vivado如何对固化选项里没有的FLASH进行烧写?

PCIe 7.0标准新进展,速度达到16GB/秒/单通道

随着PCI Express 6.0 于去年初完成,PCI-SIG 迅速开始着手开发下一代 PCIe ....
的头像 Hack电子 发表于 06-19 15:24 1579次阅读
PCIe 7.0标准新进展,速度达到16GB/秒/单通道

AMD带领GPU进入Chiplet时代 RDNA3架构深入解读

11月3日,AMD 透露了其 RDNA 3 GPU 架构和 Radeon RX 7900 系列显卡的....
的头像 Hack电子 发表于 06-12 10:14 1022次阅读
AMD带领GPU进入Chiplet时代 RDNA3架构深入解读

System Verilog的概念以及与Verilog的对比

Verilog模块之间的连接是通过模块端口进行的。 为了给组成设计的各个模块定义端口,我们必须对期望....
的头像 Hack电子 发表于 06-12 10:05 1009次阅读

CMOS图像传感器中像素技术的进化史

移动设备及其日新月异的拍照功能已经成为我们日常生活的一个重要组成部分。得益于越来越先进的手持设备,人....
的头像 Hack电子 发表于 06-10 10:11 748次阅读
CMOS图像传感器中像素技术的进化史

Xilinx ZYNQ UltraScale+系列产品介绍

Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统,它在第一代Z....
的头像 Hack电子 发表于 06-09 10:07 2101次阅读
Xilinx ZYNQ UltraScale+系列产品介绍

AMD MicroBlaze中通过AXI Timer获取时间戳

硬件的Vivado Block design设计中,添加AXI Timer
的头像 Hack电子 发表于 06-08 09:21 507次阅读

verilog整数四则运算的位宽考量简介

加、减 使用补码时,加减法可以统一,因而对加减不加区分,对有无符号也不加以区分。
的头像 Hack电子 发表于 06-06 17:07 912次阅读
verilog整数四则运算的位宽考量简介

什么是SerDes?SerDes的应用场景又是什么呢?

首先我们要了解什么是SerDes,SerDes的应用场景又是什么呢?SerDes又有哪些常见的种类?
的头像 Hack电子 发表于 06-06 17:03 7182次阅读
什么是SerDes?SerDes的应用场景又是什么呢?

LVDS、接口和时序讲解

这种接口电路中,采用单路方式传输,每个基色信号采用6位数据,共18位RGB数据,因此,也称18位或1....
的头像 Hack电子 发表于 06-02 16:01 7262次阅读
LVDS、接口和时序讲解

跨时钟域知识点梳理

随着实习面试的临近、秋招的逐步靠近,愈发觉得知识需要成系统,让它们串接起来。不然,太容易忘了。
的头像 Hack电子 发表于 05-29 10:42 847次阅读
跨时钟域知识点梳理

MicroByte:基于ESP32 DIY复古游戏机

MicroByte 是一款微型主机,能够运行 NES、GameBoy、GameBoy Color、G....
的头像 Hack电子 发表于 05-29 10:02 550次阅读
MicroByte:基于ESP32 DIY复古游戏机

Multi-scaler的裸机测试流程

Multi-Scaler是一个用于图像缩放的视频处理IP核,支持最多8路输出,使用Memory接口,....
的头像 Hack电子 发表于 05-19 14:08 956次阅读
Multi-scaler的裸机测试流程

单bit信号的跨时钟域传输可以使用两级同步但后果呢?

看的东西多了,发现有些并未领会到位。单bit信号的跨时钟域传输,可以使用两级同步,但后果呢?
的头像 Hack电子 发表于 05-10 10:08 606次阅读
单bit信号的跨时钟域传输可以使用两级同步但后果呢?

如何使用verilog参数和generate语句来编写可重用的verilog代码?

与大多数编程语言一样,我们应该尝试使尽可能多的代码可重用。这使我们能够减少未来项目的开发时间,因为我....
的头像 Hack电子 发表于 05-08 16:59 1150次阅读

简谈FPGA引脚信号分配的几个原则

现在的FPGA正变得越来越复杂,向引脚分配信号的任务曾经很简单,现在也变得相当繁复。下面这些用于向多....
的头像 Hack电子 发表于 05-04 17:38 849次阅读

如何在verilog中使用If语句和case语句?

我们在上一篇文章中已经看到了如何使用程序块(例如 always 块来编写按顺序执行的 verilog....
的头像 Hack电子 发表于 04-18 09:45 3746次阅读

Verilog中循环语句简介

在这篇文章中,我们讨论了可以在verilog中使用的不同类型的循环 - for循环,while循环,....
的头像 Hack电子 发表于 04-15 09:19 2173次阅读

Vivado中常用TCL命令汇总

Vivado是Xilinx推出的可编程逻辑设备(FPGA)软件开发工具套件,提供了许多TCL命令来简....
的头像 Hack电子 发表于 04-13 10:20 2208次阅读

AMBA总线协议概述

高级微控制器总线架构(AMBA)是一种开放标准的片上互连方式。概述了如何连接和管理SoC中的不同组件....
的头像 Hack电子 发表于 04-12 10:29 1005次阅读

CIC插值滤波器与直接频率合成器DDS的FPGA实现

CIC滤波器是无线通信中的常用模块,一般用于数字下变频(DDC)和数字上变频(DUC)系统。随着现代....
的头像 Hack电子 发表于 04-12 10:26 793次阅读

时序约束--多时钟

对于逻辑N而言,由clka产生数据,clkc采样数据,在它们周期的最小公倍数内,最严格的时序是3ns....
的头像 Hack电子 发表于 04-06 11:30 718次阅读

基于FPGA实现分离用软件的图像处理系统设计

灰度直方图统计直方图是图像的灰度分布统计的一种表示方法,统计目标图像中各个灰度点的像素个数,很多对于....
的头像 Hack电子 发表于 04-04 10:32 1299次阅读